计算机用硅扩散掺金二极管

高速开关的脉冲线路,特别是工作于高频中的计算机基本线路需经常用二极管。不论在逻辑线路还是在再生整形线路中二极管都起很重要的作用。现在晶体三极管的制造工艺的迅速发展使它的开关速度能达10毫微秒的数量级,在开关线路中与晶体三极管相配     

频率为10兆周的计算机线路

本文介绍关于工作频率达10兆周的计算机线路的设计。文章包括:(i)采用饱和晶体三极管及二极管逻辑的基极电流开关逻辑线路。(ii)每级的典型延迟为100毫微秒的晶体管电阻逻辑。(iii)工作频率为10兆周的十进计数器。(iv)工作频率为10兆周的射极耦合多谐振荡器。(v)产生具有快速上升和下降时间的大幅度电流脉冲的两种方法。这种脉冲能用来驱动工作于高频的磁心矩阵存贮器。     

采用新耦合技术的高速非飽和开关线路

本文介绍一种科学用高速并行计算机的线路。这些线路传送讯号的延迟时间小于5毫微秒;其脉冲宽度为5毫微秒。每级线路的平均功率损耗为25毫瓦。采用本文所提出的装配方案可以获得每立方呎超过10000个线路的装配密度。利用这些线路可以设计一个字长64位的计算机,其加,减,乘,除,移位等操作的平均重复频率为     

毫微秒邏輯綫路的应用

本文描述了一种每级“与—或”延迟时间小于1.5毫微秒的高速逻辑门线路的特性。该线路为输入条件提供了从控制输入端到输出端的低阻抗通路,因而使速度得到了提高。反相器采用一偏置的隧道二极管去控制晶体管通导或截止。为获得高的响应速度,晶体管工作在非饱和与非截止状态。文中还提出了一种经济的线路装配和连接技术。最后介绍了读数速度为20毫微秒的小型隧道二极管存貯器的结构和应用。     

高速计算机的几种元件线路

这里介绍几种工作在毫微秒范围内的线路,它们是大容量存储器用的读出放大器,带有非线性反向二极管反馈的共射放大器及晶体三极管-二极管逻辑线路。大容量存贮器用的读出放大器如图1所示。设计指标是元件少、对干扰不敏感而又有高的增益、响应时间短、允许元件有一定的误差和环境条件有一定的变动。     

15毫微秒读数时间薄膜存贮器的放大器与驱动器

本文给出了讀数和写数时間分別为13.5毫微秒和60毫微秒的4608位不破坏薄膜存貯器模型的放大器和驅动器电路的設計原理。在公用数位讀出线上固有的数位干扰是通过在非线性平衡电路中应用隧道二极管来解决的。进一步提高信号干扰比是采用了一个具有非线性负反馈的能抑制干扰的讀出放大器来达到的。 所設計的字驅动器,当重复频率为50兆周、脉冲寬度为7毫微秒时,能提供700毫安的脉冲电流。     

全晶体管逻輯线路的新形式

新的晶体管—晶体管逻辑线路(TTL或T~2L线路)具有比其他的低电平或低功率逻辑线路更多的优点。如: (1)结构很简单。它仅有二种元件,一为晶体管,一为电阻,并且只用一个电源。 (2)在一定的输出头和负载电容时每级“非-与”门线路传送讯号的延迟时间仅为5毫微秒,每级的功率损耗3毫瓦。     

低功耗双注入双极性高速门

对于传输延迟小于1ns的低功耗高速逻辑门,线路设计和制造都要求最佳参数。重要的是,这些线路中的集成三极管要求基极渡越时间短、基极电阻低以及电容小。可以肯定,离子注入是制造分离晶体管的一种可靠工具。并且这种手段将用于发展中的电路技术。本文将研究氧化物隔离的亚毫微秒逻辑门的速度、功耗与双注入晶体管(基极—硼,发射极—砷)特性的关系。为了比较,对双扩散晶体管(发射极—磷)和普通的PN结隔离线路也要给予评价,门的传输延迟与功耗关系的计算(图5)是用修正了的艾伯-莫尔(Ebrs-Moll)     

硅外延生长管实用开关线路

本文提出了采用硅外延生长NPN和PNP型晶体管的六种线路,即反相器、触发器、自由多谐振荡器、斯密特触发器、脉冲放大器和单稳线路,探求合理的线路条件,并分别测试了其输出特性。本文提出了线路设计的基本公式,给出了各线路应用该类型晶体管的最佳条件,线路输出特性列于文内各表中,重点给出开关特性。     

利用晶体管的雪崩特性制作的毫微秒脉冲发生器

<正> 晶体管工作在雪崩状态可以产生大幅度、毫微秒上升时间的高速脉冲。图1是我们利用晶体管的雪崩特性设计的脉宽由一成形电缆决定的射极输出的毫微秒脉冲电路.     

布线设计

<正> 为了提高计算机的性能价格比,要求逻辑元件具有很高的速度,随着半导体电路集成化技术的发展,现在已能生产出1毫微秒的元件。逻辑元件向高速化发展,必然引起抗高频噪音的特性变坏。由于脉冲信号的上升、下降时间与传输线的延迟时间可以比拟,高密度组     

高速计算机用的带状电缆传输线

在电子计算机中往往把字的信息用一束传输线来进行传送,在传输高速脉冲信号时,对带状电缆组成的二线式或三线式传输线路进行了试验,以便代替由大量同轴电缆组成的传输线路。带状电缆的优点是,它既可取得较高的波阻抗,又能使机械结构简化。在距离较短的线路上,不仅信号噪声儿(S/N)极大,而且传输速度亦超过同轴电缆。本文同时还介绍了求算试制的带状电缆的各种常数,分析各种传输特性和少数导体的带状电缆在计算机中作短距离的传输。对于加上上升时间为20毫微秒的脉冲信号时的传输特性进行了实际测量,得到了良好的特性。     

隧道二极管高速运算线路

本文介绍一种在并行加法器中用来顺次传送(或寄存)进位和借位的隧道二极管线路。每级的平均延遲为0.3毫微秒;最坏情况下每级延遲0.4毫微秒。用一般的晶体管逻辑线路来作为隧道二极管线路的电源。用晶体管放大器来提高隧道二极管线路的讯号电平,以适应其他晶体管逻辑线路的需要。从实验结果推出,字长为50位的两个参加运算的数输入以后,产生进位或借位的“等待”时间是30毫微秒。     

数字計算机元件的脉冲线路

任务的提出采用电位-脉冲元件系统的计算机的脉冲线路需要完成各种各样的功能:节拍脉冲的放大;送入电缆、延迟线、寄存器门和送入其它放大器的脉冲的放大;脉冲整形以及脉冲的门控制。设计脉冲元件的问题可以采用不同的方法来解决。可以对于各个具体情况组成专用的线路,也可以组成一个适用于所有情况的标准元件。第一种方法在设备上比较经济,但是元件的类型及其相互间的耦合方式则很多。这便使得这些元件的加工,机器的制造,调整和使用复杂化。第二种方法比起第一种来稍微增加了设备的体积,但其余的指标都比较好。另外还可以采用折衷的解决方法,这种方法在某一些     

采用阻抗转换的100兆周二进制计数器

在触发线路或二进制计数器线路里,高速操作的主要障碍通常是导引电流机构。本文介绍一个采用独特的导引方法的100兆周二进制计数器。图1示出了脉冲频率为100兆周的触发线路。当在触发点 T 加上一个单极性的脉冲时,该触发器便改     

一种高速施密特触发器的设计

在数字隔离器系统中,因为存在电路寄生效应和随机噪声,数字信号的波形会发生严重畸变。针对该问题,提出了一种电压—电流模式高速施密特触发器,该电路能有效还原信号的波形。电路主体结构采用电流放大器和跨导运算放大器相结合,在输入高速数据时,电流放大器提供了快速的前馈通路来增加比较器的响应速度,实现施密特触发器的高速翻转。设计采用GF＿0.18μm＿BCD工艺,在电源电压5 V的条件下,可实现500 MHz高速信号的整形,信号的传输延时为652 ps。     

快速触发线路

本文介绍一个简单而又经济的触发线路,这个线路已成功地使用好几年了。该线路可以产生一个上升和下降时间小于10毫微秒,脉宽从15毫微秒到大于1微秒的脉冲。仅仅改变一个电容的数值,就可以获得这个变化范围且不影响输出脉冲的上升和下降时     

一种相控角严格对称的触发器

<正>我们开发了一种触发脉冲严格对称的触发器,其控制导通角在0～120°间,适于在三相半波或三相半控桥式整流电路中应用.这种触发器的特点是由一套脉冲发生器产生脉冲,因而脉冲的间隔均匀,从根本上克服了通常由三套触发电路产生脉冲,由于元件参数的分散性而引起脉冲输出不对称的问题.另外,它还具有线路简单,工作可靠,抗干扰能力强,增加功能容易等特点.因而具有很高的实用价值.电路工作原理该触发器的电路原理图如图1所示.它主要由移相脉冲发生器、脉冲分配信号发生器,同步信号发生器和脉冲分配器等几部分组成.除移相信号发生器采用模拟电路外,其余均采用数字电路,因而具有很强的抗干扰能力.     

计算机线路的可靠性设计技术(下)

4.可靠的计算机线路一般考虑这里引用一组典型和适宜的计算机线路来说明可靠性设计原理的应用。每一个电子管线路的设计都加以和前节高速触发器的例子一样的注意和研究。晶体管换路的毅舒具l]由于晶体管出现较晚而不大严格。     

用于低功耗设计和测试的自适应触发器

提出一种触发器结构——自适应触发器，它可以同时降低VLSI电路的工作功耗和扫描测试时的功耗，自适应触发器监视D端和Q端的逻辑电平，当两者的逻辑电平相等时，就会自动把触发器的内部时钟停在逻辑高电平；否则，触发器要跳变时，就会自动地恢复触发器的内部时钟，在触发器的跳变率较低时，自适应触发器能有效地降低触发器的功耗，同DL—DFF和时钟门控相比，自适应触发器具有不需要附加额外电路，并能同时降低电路的工作功耗和扫描测试功耗的优点。