一种基于NAND FLASH基带数据模拟源的设计与实现

针对卫星数传分系统基带数据模拟源的要求,提出了基于FPGA控制的NAND FLASH解决方案,阐述了该方案的硬件和软件的设计与实现,对NAND FLASH的读、写、擦除的操作时序进行了研究。单片FLASH最高读取速率可达250 Mbps,可通过多片FLASH芯片并行读取达到更高的读取速率。试验表明,该方案实现的卫星数传分系统基带数据模拟源可以有效模拟卫星数传分系统所需的数据模拟源,满足卫星数传分系统测试的需求。     

非易失性可无限次配置的PLD

一、ispXPGA和ispXPLD产品系列iSPXPGA FPGA(Field Programmable Gate Array 现场可编程门阵列)和ispXPLD PLD(Programmable Logic Device 可编程逻辑器件)产品的种类丰富，并以其强大的功能性获得了广泛的应用。该类产品基于SRAM(Static Random Access Memory 静态随机读写存储器)系列产品，允许被重新配置无     

基于FPGA/CPLD的雷达模拟信号源设计的实现

雷达系统的机内自检与测试(BIT)是现代雷达设计中不可缺少的一项功能,雷达模拟信号源是雷达自检与测试系统的重要组成部分.介绍了一种雷达模拟信号源设计,它采用Altera公司的可编程逻辑器件EPF10K50EQC240及MAX PLUS Ⅱ开发系统来实现,从而可以简化电路设计,减小设备体积,并使设备的可靠性和设计的灵活性得到大大提高.     

自适应曝光时间的面阵CCD相机的研制

依据CCD探测器的光电线性关系,使用KAI-1020内线CCD探测器,研制了一种自适应曝光时间的面阵CCD相机.设计了以FPGA为核心处理单元的自适应先积分的时序驱动.测试结果表明,所研制的面阵CCD相机具有曝光时间自适应调整功能.     

基于FPGA的CMOS工业相机设计

针对传统的工业相机成本高昂、灵活性差的缺点,设计了基于FPGA的CMOS工业相机。在分析工业相机原理的基础上设计了CMOS工业相机的硬件电路,利用FPGA配置图像传感器并采集图像数据,然后在FPGA中缓存处理,最后通过Camera Link接口输出图像数据。仿真结果显示,该相机可以以20 f/s的帧频输出960P的图像数据,同时该相机可稳定连续工作,相机可将图像处理算法移植进来,有着较好的灵活性。     

基于算法状态机FPGA的空间TDICCD相机控制器

针对目前基于数字信号处理(DSP)的空间时间延时积分电荷耦合器件(TDICCD)相机控制器可靠性差、资源耗费和功耗大、程序重调能力差等问题,提出了一种算法状态机现场可编程门阵列(FPGA)的空间电荷耦合器件(CCD)相机控制器。控制器使用 FPGA 代替 DSP,控制程序使用VHDL语言编写。使用自主研发的地面检测设备进行实验,实验结果表明,相机控制器可以稳定正常地工作,控制 CCD 拍摄的图像清晰,未发生串行现象。整个控制程序占用 FPGA 资源较少,占用 LUTs和 Block RAMs分别为38%和20%,满足空间 CCD相机应用的需求。     

基于PCI Express总线的高速数据记录卡设计

提出了一种基于PCI Express总线的高速数据记录卡的设计方案.PCI Express是用来互连诸如计算机和通信平台应用中外围设备的第3代高性能I/O总线,它已开始取代PCI、PCI-X技术,成为最主要的高速互联技术.文中介绍运用Virtex-5器件内嵌的PCI Express端点模块实现总线接口,并详细阐述高速数据记录卡的结构组成和功能实现.工程实践表明,该高速数据记录卡的记录带宽能达到300 MB/s,可用于雷达系统高速回波数据的记录.     

信号模拟设备中的FPGA重配置设计

介绍了一种现场可编程门阵列（FPGA）重配置设计,详细讲解了其软硬件设计以及具体实现方法,为信号模拟设备的多功能集成提供了一种解决方案。     

高精度雷达模拟源信号产生器

介绍一种雷达模拟源信号产生器的设计方案。它使用了先进的大规模集成电路DDS和FPGA技术。可以产生高精度多普勒脉冲调制信号。可用于模拟PD雷达目标回波信号。关键词雷达模拟源脉冲多普勒雷达数字信号处理器(DSP)直接数字频率合成(DDS)现场可编程门阵列(FPGA)     

基于FPGA的F-RAM防掉电设计

在复杂实验条件下,需采用非易失性铁电存储器记录重要数据。为防止二次上电时实验数据被覆盖,需设计防掉电功能。文中介绍了一种F-RAM的防掉电设计思路,并基于现场可编程门阵列实现,板级验证工作正常,并已在相关项目中得到应用且达到了预期功能。     

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于Root Port仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1 620 MB/s,DMA读速率最高可达1 427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。     

LabVIEW现场可编程门阵列模块数据采集系统仿真

现场可编程门阵列（FPGA）~数据采集、信号处理、测量控制等领域发挥着越来越重要的作用。目前,美国国家仪器（NI）公司已经将其图形化编程语言LabVIEW的应用扩展到了FPGA开发领域,从而使FPGA的开发变得相对容易和便捷。基于NI公司的CompactRIO系统架构,选用N19205模块,利用仿真技术开发了一套数据采集系统,能够对信号进行采集并分析采集信号的振幅谱和相位谱。该数据采集系统具有一定的实际意义和价值,并可进一步扩展为自动化软件测试平台。     

单片机在数字示波器设计中的应用

基于单片机处理的方式的数字示波器是以单片机为控制中心,通过对采样电路的控制进行波形实时采样、数据处理和存储显示。该方案系统规模较小,有一定的灵活性,成本低廉,但是受限于单片机速度,难以实现信号的实时处理和显示。文章描述了基于EDA技术实现等效采样,以及单片机实现LCD显示和键盘操作。虽然受条件和技术限制使所覆盖的频率要小于实际要求,但是在所允许的频率范围内,示波器的精确度均超过了实际要求。     

基于LabVIEW和ARM嵌入式数据采集与远程传输控制系统

针对模拟信号的实时采集和网络远程传输及控制等一系列问题,利用高级精简指令集机器、现场可编程门阵列和网络接口,设计了集数据采集、存储和网络远程传输控制为一体的综合系统,设计了系统的硬件电路以及相关软件,使系统能够完成实时数据采集和对采集数据的高速存储,网络远程传输控制、显示和频谱分析等功能;经实际应用后证明该系统数据吞吐量大,速度快且配置灵活,具有较强的实用性。     

基于现场可编程门阵列的单载波频域均衡系统

利用Xilinx公司的FPGA器件,实现单载波频域均衡的算法。针对实现过程中资源消耗较多的问题,提出了基于快速傅里叶变换/逆快速傅里叶变换的突发实现方法和除法的查找表实现方法,并通过集成软件环境(ISE)软件内嵌的综合工具对整个系统进行综合,查看在使用此2种实现方法时的现场可编程门阵列内部的资源消耗,并将其与使用传统方法时的资源消耗情况进行对比,从而证实了此2种实现方法对资源的节约,同时对频域均衡系统进行了仿真,验证了方案的可行性。     

基于FPGA的dSPACE平台扩展方法

针对 dSPACE半实物仿真平台的 I/O端口、脉宽调制(PWM)路数不足的问题,提出了基于现场可编程门阵列(FPGA)的 dSPACE平台扩展方法。该方法通过建立 dSPACE和 FPGA之间的数据总线与指令总线,在 FPGA上构造指令表模块、I/O扩展模块、PWM发生器模块、A/D采样预处理模块和数据处理模块,并在MATLAB/Simulink中建立相应的控制模型,实现了dSPACE对FPGA扩展模块的控制和数据交换。实验结果表明,该方法能够节约 dSPACE资源,提高系统工作频率,增强 dSPACE的功能。     

基于FPGA的P码快速捕获模块设计

P码信号主要用于精确定位服务,比C/A码具有更强的抗干扰和保密能力,而复杂环境下弱信号捕获对灵敏度和时间指标提出了更高要求。从研究信号直接捕获算法角度出发,针对弱信号深入研究了基于快速傅里叶变换的频域伪码相位并行搜索的P码直接捕获算法的改进算法——重叠平均法,通过Matlab仿真实验,验证了算法的有效性,同时在现场可编程逻辑阵列中通过新设计思路,实现了该算法的捕获功能,且提高了硬件效率,减少了捕获时间。     

基于FPGA的煤粉浓度测量系统设计

煤粉浓度对电厂发电效率具有直接影响,基于可编程逻辑门阵列（FPGA）,设计了测量煤粉浓度的双通道数据采集系统。系统以 Altera 公司的 CycloneⅡ代 FPGA 为主控制芯片,通过控制 AD9223模数转换器,实现数据转换;采用 Cypress公司的 CY7C68013A芯片,以及 Slave-FIFO方式存储时序,通过 USB实现转换的数据与计算机之间的传输。采用 LabVIEW软件完成上位机数据采集界面的设计。系统实现了对煤粉浓度微弱变化的测量与控制,有效提高了煤粉的燃烧效率。     

基于FPGA的实时峰均比抑制算法

为了克服多载波传输系统具有较高峰均比（PAPR）的固有缺点,介绍了PAPR的定义和目前国内外几种主要降低PAPR的技术。针对现行的PAPR抑制算法复杂度高,实时性差,改变信号频谱分布的缺点,提出了一种基于现场可编程门阵列的实时PAPR抑制算法实现方法。该方法在对原有的PAPR抑制算法进行改进的基础上,根据等效缩比原理,使用XILINX公司的Virtex-5芯片予以实现。实验结果表明,本方法是实时、有效、可行的。     

基于FPGA的短波红外图像灰度级拉伸算法实现

为了增强短波红外成像仪的成像对比度,提高目标的识别率,介绍了一种基于现场可编程门阵列(FPGA)的灰度拉伸算法的实现方法。利用视频数据两帧之间灰度分布近似的特性,通过统计上一帧图像的灰度分布,计算图像拉伸所需要的参数,处理当前帧的图像,达到实时处理的效果。在灰度统计模块中,利用FPGA的片上块随机存储器(Block RAM)资源,采用非倍频的流水线数字逻辑设计,避免了跨时钟域的操作,降低了系统状态机的复杂度,提高了系统的工作频率。采用国产320×256元InGaAs面阵探测器,搭载了Xilinx Artix-7系列芯片的实验平台进行实验,仿真结果表明,该方法能有效提高短波红外图像的对比度,具有占用资源少、运算速度快、成本低、可移植性高等优点,满足短波红外成像仪实时灰度拉伸处理的设计要求。