基于FPGA的数字信号传输性能分析仪的设计与实现

系统采用ALTERA公司生产的EP3C25Q240C8现场可编程门阵列作为控制核心,以PS2键盘输入曼彻斯特编码时钟频率和改进型计数方式,实现了数据率10~1×106b/s的连续可调.此外,在数字信号分析部分实现了曼彻斯特编码同步时钟信号的提取,实时刷新所提取的同步时钟信号可以用来触发叠加噪音后的曼彻斯特编码.眼图显示采用数字示波器,并可通过观察眼图来分析信道传输性能.经测试表明,系统能准确地显示眼图.     

改进的大气激光通信PPM调制解调系统设计

为进一步提高PPM解调的性能,系统以FPGA为主控单元,提出了一种改进的数字锁相环提取时隙同步时钟和快速帧同步提取方案,在传统的数字锁相环中添加了数字滤波器和FIFO缓存单元.结果表明:系统能够精确地调整时隙时钟,调整精度达到0.25π,10 Mbps信号的时隙时钟的抖动量仅为1.5 ns,最终系统实现了10 Mbps的大气激光通信.     

基于 FPGA的G PS同步时钟系统设计

结合恒温晶振时钟无随机误差和GPS秒信号无累计误差的特点,采用GPS测量监控技术,对高精度晶体振荡器的输出频率进行精密测量和校正后作为系统时钟,通过相位同步算法使FPGA的输出PPS信号与GPS的PPS信号同步。系统中使用Nios II＋Verilog HDL设计了高分辨率的时间测量和快速校准时钟同步单元,缩短了频率校准和同步时间。实验结果表明：系统同步精度较高、结构简单,并成功地应用于电磁勘探数据采集系统中。     

数字通信系统中位同步信号提取的FPGA实现

同步是通信系统中非常重要的一个实际问题,是保证整个通信系统进行有序而可靠工作的技术支撑.在数字通信系统中除了载波同步外,还需要实现位同步.本文设计了一种在数字通信系统中的数字锁相法位同步提取方案,详述了位同步提取原理及其各组成功能模块的VerilogHDL语言实现,最后进行了仿真验证,将位同步提取电路集成在一片FPGA芯片上,具有体积小、功耗低、可靠性高的特点.     

基于PTP的无线分布式测试系统时钟同步研究

时钟(PTP)的发布使得分布式测试系统时钟同步精度大大提高,让各个传感器、执行器以及其它终端设备能够共享同一时钟基准,并能够精确保证不同终端的时钟同步质量。该文提出了无线分布式测试系统的网络拓扑结构,阐述了PTP时钟同步的过程,分析了PTP时钟同步调节算法的改进。通过MATLAB仿真给出了无线分布式测试系统典型网络拓扑下的PTP时钟同步的精度性能,引入偏移估计和斜率补偿,进一步提高了时钟同步的精度。     

基于FPGA的精确时钟同步方法

为实现分布式系统高精度同步数据采集和控制的实时性要求，提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议，采用硬件描述语言（VHDL）和现场可编程逻辑门阵列（FPGA）设计时间戳截获、晶振频率补偿、时钟同步算法等模块，为嵌入式实时控制系统构架高精度的硬件时钟同步方案，该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证，实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度，长期运行结果验证了系统同步精度的稳定性.     

基于FPGA的GPS同步时钟系统设计

结合恒温晶振时钟无随机误差和 ＧＰＳ秒信号无累计误差的特点,采用 ＧＰＳ测量监控技术,对高精度晶体振荡器的输出频率进行精密测量和校正后作为系统时钟,通过相位同步算法使 ＦＰＧＡ的输出 ＰＰＳ信号与 ＧＰＳ的 ＰＰＳ信号同步。系统中使用 ＮｉｏｓＩＩ＋ＶｅｒｉｌｏｇＨＤＬ设计了高分辨率的时间测量和快速校准时钟同步单元,缩短了频率校准和同步时间。实验结果表明：系统同步精度较高、结构简单,并成功地应用于电磁勘探数据采集系统中。     

桥梁健康监测系统中时钟同步的应用研究

基于桥梁健康实时监测系统的总体框架和现状,重点分析了该系统中存在的时钟不同步的问题。介绍了几种主要的时钟同步技术和方法。根据监测系统的实际情况、结合常用的时钟同步技术,设计提出了一种适用于小范围局域网内的高速实时数据采集系统的时钟同步模型,阐述了该模型的时钟同步过程。最后,讨论了该模型的时钟同步过程的误差来源及其系统的扩展性问题。     

基于同步相量测量的高精度授时信号的研究

为了提高电力系统运行的稳定性,需要在高精度的时间基准上进行电压相量测量,介绍了电力系统同步相量测量,给出了采用GPS OEM板实现高精度授时信号及产生同步采样时钟的方法,讨论了以北斗卫星导航授时系统做同步相量测量授时信号的可行性.     

基于统计的无线传感器网络时钟同步协议

在Arvind提出的概率时钟同步算法基础上针对传感器网络进行了改进,采用在线测量传感器节点间消息传输时延值的方法,从根本上解决了传感器网络进行时钟同步时即要保证同步精度又要降低能耗和带宽消耗的矛盾.针对不同网络拓扑结构设计了簇内时钟同步协议和全局时钟同步协议,针对节点的事件触发工作模式设计了主动同步协议.实验结果表明,基于统计的时钟同步协议能够适应传感器网络的工作特性和需求.     

一种简易数字信号传输性能分析仪的设计

采用FPGA作为数字信号发生器,利用线性移位寄存器产生要求的M序列,作为数字信号以及模拟信道噪声信号。利用单片机（MSP430FG4618）产生不同的频率,控制M序列时钟,从而改变数据率。采用集成滤波器芯片LT1568,通过改变外围电阻,实现不同的截止频率,模拟信道幅频特性。信号分析电路采用低通滤波器降低信号噪声。同步...     

数模混合信号集成电路测试系统的同步策略

介绍了数字同步的触发类型,给出了标准总线和非标准总线条件下的同步触发方案.对数模混合信号集成电路测试系统的同步、测量仪器内部时钟周期与数字周期的同步、采样频率与输入信号频率的同步进行了分析,并给出了相关参数的约束关系.提出了解决数模混合信号集成电路测试系统同步问题的有效方案,使数模混合信号集成电路测试系统准确、稳定和可靠.     

基于专用CVSD芯片MC34115的单工话音基带传输设计

在话音信号的数字基带传输过程中，为了设计一种电路结构简单、占据频带较窄、可靠性高的数字话音通信系统，调制解调方式的选取是一个重要环节，对CVSD芯片编译码原理、引脚功能以及实际应用电路结构进行了介绍和分析；同时采用信道HDB3编码传输，设计了以CVSD芯片为核心的低误码率，单工通话时不需要严格收发同步的长距离数字电话系统，此系统在极大地简化了电路结构的基础上还降低了数字信号的带宽。     

一种集成占空比校准的低杂散参考时钟倍频器

为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环输出杂散恶化,该倍频器通过数控边沿调整技术在较大误差范围内进行占空比粗调,然后通过模拟占空比校准环路进行高精度占空比校准,两种校准方式根据所提出的占空比校准控制算法协同工作,在扩大校准范围的同时提高了校准精度.仿真结果证明可以将100 MHz输入参考时钟占空比误差从13.8%降低至0.007%,且倍频输出频率误差低至380×10~(-6).基于40 nm CMOS工艺对该倍频器进行流片验证,测试结果表明:该倍频器能够使锁相环输出信号的带内噪声降低约6.67 dB,量化噪声降低约5.61 dB,且占空比校准后,能够将锁相环输出信号频谱中距离载波1/2参考时钟频率偏移处的杂散降低约9.52 dB;通过倍频器对锁相环的参考时钟进行倍频能够有效降低锁相环的带内噪声和量化噪声,对倍频器输入时钟的占空比进行校准能够有效降低锁相环输出频谱中的杂散.     

多功能数字频率计的设计与研究

为精准测量信号频率等参数,设计了一种以STC89C52RC单片机为控制核心、由三极管3DG120、施密特触发器74HC14和分频器74HC4040等构成信号处理电路,可以测量信号频率、周期、脉冲宽度等参数的多功能数字频率计。该频率计通过RS232串口将单片机测量的数据传送至上位机,利用上位机软件集中显示所测信号的频率、周期、脉宽、占空比等各参数测量值并描绘出所测信号波形,给出了单元模块设计电路和配套的软件设计,并提出小信号测量时抗干扰的一些办法。实验表明,系统结构简单,是对电子计数器多功能和多用途的扩展型设计和研究,频率测量误差低于0.1%,达到设计技术指标,具有良好的人机交互性,其中信号频率测量范围为1～50 MHz,可测小信号,幅值低于0.5 mV,能满足实际测量要求。     

数字光纤通信系统DMI码编码器设计

研究了数字光纤通信系统中DM I码编码器的设计方法,设计采用分频器将20 MHz的时钟源分为32kHz和64 kHz的时钟频率;采用伪随机码产生器在32 kHz时钟频率作用下发生伪随机码(PN码),使DM I编码器将接收到的伪随机码进行编码,并在64 kHz时钟频率作用下输出DM I码。从而实现DM I编码,并获得了良好的仿真效果。     

Technology of shipboard two-way microwave time synchronization

For the high precision time synchronization demand of ships, advantages and disadvantages of the present time transfer methods are analyzed, the two-way microwave time transfer(TWMTT) method is adopted to resolve the time synchronization problem in the Naval Ship Formation. After expounding the principle and system composition of TWMTT method, the various factors influencing the synchronous precision are analyzed, such as time-interval measurement error, TWMTT equipment delay error, signal propagation error in air, and signal delay error caused by shipping. To improve the time synchronization precision, all the error sources above are deduced with mathematical measures to definite the critical one, and the signal processing measures such as Pseudo code spread spectrum time comparison signal generation technology, FFT fast acquisition technology and precise tracking technology are used into the modem which is the core equipment of the TWMTT. And, calibration method of TWMTT equipment delay are developed. Through theoretical analysis and simulation verification, the precision of shipboard two-way microwave time synchronization can reach 1 ns.     

基于字频统计的子同步码盲检测方法研究

为了获取数字通信中未知线路的帧同步信息,提出了一种子同步码盲检测方法.通过对帧同步问题进行建模,得出了不同字宽的字频统计中子同步码检出概率与数据长度的关系.据此关系,通过对原始数据进行字频统计并调整字宽和数据长度,实现了误码环境中具有任意比特起点的未知线路子同步码的全盲检测,从而使完整帧同步信息的获取成为可能.     

一种基于盲信号提取的同频干扰抵消算法

为了抵消数字通信中的同频干扰,提出了一种基于单信道盲信号提取算法。不同于现有的盲信号提取盲分离模型,本文的模型除了利用数字信号过采样特性,还充分考虑了载波频率以及信道噪声的影响。并结合调制信号的恒模特性,提出了基于广义峭度的恒模盲信号提取算法。最后通过实验结果证实算法的有效性和稳定性。     

数字移相式信号发生器

数字移相式信号发生器以单片机和FPGA为核心,用单片机来实现频率、相位的预置和步进,并完成正弦信号的频率和相位差显示。由于在设计中采用直接数字频率合成(DDS)技术,并用FPGA有效地扩展了输出波形的频率范围,实现了输出两路高精度相位差的正弦信号,使该系统性能稳定可靠。