深亚微米部分耗尽型SOI MOSFET的建模及特征提取方法

基于BSIMSOI模型研究了深亚微米级部分耗尽型绝缘体上硅金属氧化物半导体场效应晶体管(PD SOI MOSFET)器件的自加热效应、体接触效应及浮体效应,并提出了PD SOI MOSFET的建模方法及相应的模型参数提取方法。根据上述方法对西安微电子技术研究所0.35μm工艺条件下的PD SOI器件进行了建模和验证,结果显示所建立的模型与测试数据吻合,表明本文所提方法的准确性及有效性。     

全耗尽SOI MOSFET自加热效应的模拟研究

利用Silvaco软件模拟全耗尽SOI n沟道MOSFET器件的自加热效应.在温度300～500K、栅偏压2～10V范围内研究了该器件的ID-VD特性和器件的温度分布规律.在低温和高栅偏压时,SOI结构中自加热效应明显.此现象归因于低温和高栅偏压时,SOI n-MOSFET中的漏电流密度大,热载流子使品格升温迅速.     

500V沟槽阳极LIGBT的设计与优化

介绍一种双外延绝缘体上硅(silicon on insulator,SOI)结构的沟槽阳极横向绝缘栅双极型晶体管(trenchanode lateral insulated-gate bipolar transistor,TA-LIGBT).沟槽阳极结构使电流在N型薄外延区几乎均匀分布,并减小了元胞面积;双外延结构使漂移区耗尽层展宽,实现了薄外延层上高耐压低导通压降器件的设计.通过器件建模与仿真得到最佳TA-LIGBT的结构参数和模拟特性曲线,所设计器件击穿电压大于500 V,栅源电压Vgs=10 V时导通压降为0.2 V,特征导通电阻为123.6 mΩ.cm2.     

与温度、电压及工艺涨落无关的CMOS电流基准

利用工作在亚阈值区的MOS管代替传统电流基准中的三极管或电阻器件,实现了一款全CMOS器件的电流基准.利用PMOS管的体效应实现进一步的温度补偿;利用共源共栅和反馈结构有效地增加了基准电流源德电源抑制比;并利用当工艺发生偏差时CMOS管阈值电压、电子（空穴）迁移率和亚阈值区MOS管漏源电流之间的关系,降低了工艺涨落对基准电流的影响.本设计采用Cadence公司的Spectre软件以及CSMC公司的0.5 μm CMOS混合信号模型进行仿真设计,设计的基准电流中心值为1.62 μA.综合考虑温度、电压和工艺涨落对电流基准的影响,温度系数为1.58×10－4%/℃,电源抑制比为90.5 dB,工艺涨落仅造成基准电流±3.5%的变化.     

新型结构的HEMT优化设计

该文通过对HEMT物理模型的分析及对之前所设计的HEMT结构的总结,利用TCAD进行仿真,分析了器件中2DEG电子浓度和电子迁移率以及栅漏电流随In含量的变化规律。提出了一种新型结构Al0.3Ga0.7N/AlN/GaN/In0.1Ga0.9N/GaN HEMT,并对栅长0.25μm和栅宽100μm的器件进行了优化设计,器件的栅压为1V时,阈值电压-5.3V,最大漏电流为2 220mA/mm,获得最大跨导为440mS/mm,且在-3.5～-0.5V范围内跨导变化量很小,说明优化后的器件具有良好的线性度。     

深亚微米SOIMOS器件研究与设计

利用自己设计的适合深亚微米SOIMOS器件模型及SPICE电路模拟程序，详细分析了小尺寸SOI器件的阈值电压，饱和漏电流，电导，跨导等与工艺参数的关系，通过大量的模拟，计算，我们提出了小尺寸FD SOIMOSFET的设计方案，并根据该方案研制出性能优良的沟道长度为0.2 μm的SOIMOS器件。     

基于PD SOI的GCNMOS电源箝位保护电路

随着绝缘体上硅(SOI)技术的快速进展,SOI集成电路的静电放电(ESD)保护已成为一个主要的可靠性问题.研究了基于PD SOI工艺的栅耦合N型金属氧化物半导体管(GCNMOS)电源箝位保护电路,以形成全芯片ESD保护网络.利用HSPICE仿真的方法,可以准确地确定R值和C值,以确定合理的触发电压.根据PD SOI工艺特点设计了基于不同体偏置类型、不同源漏注入类型和不同栅宽的NMOS管的各种GCNMOS电源箝位保护电路,并进行了MPW流片及TLP测试分析,得到源漏深注、体悬浮的H型栅NMOS组成的GCN MOS电源箝位保护电路的抗ESD能力最好,单位宽度(1μm)抗HBM ESD能力可达9.25 V.     

沟槽栅功率MOSFET导通电阻的模拟研究

为了进一步降低沟槽栅功率MOS器件的导通电阻,提出了一种改进的trench MOSFET结构.借助成熟的器件仿真方法,详细分析了外延层杂质掺杂对器件导通电阻和击穿电压的影响,通过对常规trench MOSFET和这种改进的结构进行仿真和比较,得出了击穿电压和导通电阻折中效果较好的一组器件参数.模拟结果表明,在击穿电压基本相当的情况下,新结构的导通电阻较之于常规结构降低了18.8%.     

高速SOI-LIGBT的数值分析

研制出He离子注入局域寿命控制SOI横向绝缘栅双极晶体管(SOI-LIGBT),有效地提高了器件的关断速度,且与集成电路工艺相兼容。数值模拟表明,该器件的tf~VF折衷关系优于采用非局域寿命控制的器件,在相同关断速度下其正向压降可降低0.6~1.4 V,避免了阳极短路结构的正向快速返回现象。     

按比例缩小器件栅隧穿电流分析模型

为了揭示半导体器件的栅隧穿电流与氧化层厚度之间的关系和MOS器件的静态特性,提出了一个栅隧穿电流与氧化层厚度关系的理论计算模型.采用SiO₂作为绝缘层介质并将晶体管尺寸按比例缩小,对于具有超薄氧化层的MOS器件,使用双重积分的方法构造计算模型,利用HSPICE对MOS器件的特性进行了详细研究,定量分析了MOS器件的工作情况,预测了在栅隧穿电流的影响下按比例缩小晶体管的特性变化趋势.利用BSIM4模型进行仿真的结果与所提出的理论模型相符合,为将来的电路设计提供了理论和实验依据.     

低电压低功耗伪差分两级运算跨导放大器设计

为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5 V电源电压以及5 pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88 d B,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.     

空间辐射效应防护的标准单元库设计与实现

为提高空间环境下电子设备的可靠性,提升抗辐射加固SOI（Silicon on Insulator）集成电路的设计效率,通过构建完整的建库流程,自主设计开发了基于3.3V-0.35μm-PD（Partly）SOI CMOS（ComplementaryMetal-Semiconductor）工艺平台,并面向Synopsys电子设计自动化软件的抗辐射加固标准单元库。标准单元采用H型栅及源漏非对称注入结构,以提高抗辐射性能,最后对该单元库进行了电子设计自动化工具流程验证和测试验证。实验结果表明,检错纠错验证电路功能符合设计要求,抗总剂量水平大于300krad（Si）。     

PMOS栅氧化过程中杂质分凝的计算机模拟

以 Ｐ Ｍ Ｏ Ｓ结构为研究对象,对其绝缘栅栅氧化的动态过程进行了计算机模拟,进而提出了可以抑制杂质分凝效应的栅氧化新模式该成果对 Ｐ沟道 Ｍ Ｏ Ｓ器件的工艺设计具有普遍意义     

基于SET/MOS混合结构的4-2编码器设计

基于单电子晶体管（SET）的库仑振荡效应、多栅输入特性和相移特性,实现了SET/MOS混合结构的或门逻辑,并利用该或门逻辑实现了4-2编码器。利用HSPICE对所设计电路进行仿真验证,仿真结果表明该电路能够实现4-2编码器的编码功能。与纯CMOS编码器相比,该SET/MOS混合电路仅由2个PMOS管、2个NMOS管和2个SET构成,具有结构简单、尺寸小、集成度高的优点。     

抗工艺漂移可编程带通滤波器的设计与优化

为了克服集成电路制造过程中工艺变化引起滤波器中心频率的漂移,设计了一个可编程校准的OTA-C带通滤波器电路.在Top-Down的设计过程中,提出了滤波器电路设计的高层次优化方法,该方法主要包括设计空间的行为描述、约束方程描述、确定优化目标及数学求解得到较优的设计.利用该方法设计了光信号处理器中带通滤波器的电路,并且主要优化了传递函数、可编程数字信号宽度及可编程电流源设计等.仿真结果表明,该滤波器的中心频率设计标准值为37.8 kHz,当工艺漂移引起中心频率±50%的变化时,可校准系数变化范围为199%~65.6%,能够满足可编程校准的要求.     

1414．5 GHz Doherty 功率放大器研究

该文设计了一款应用于卫星通信基站的Ku波段高效率功率放大器。设计电路中的有源器件为Triquint 0．25μm GaN HEMT功率管,首先对该功率晶体管等效电路模型进行参数提取,用HFSS软件对无源元件进行电磁场仿真,用Agilent ADS软件对电路有源和无源进行了联合仿真。电路拓扑结构为Doherty结构,其中主放大器和辅助放大器分别设计,再通过Wilkinson功分器两路合成。仿真结果显示,在1414．5 GHz频率下,设计的功率放大器输出功率大于12 W,功率增益大于8 dB,功率附加效率高于45％。     

n沟6H-SiC MOSFET直流特性和小信号参数解析模型

基于对一维泊松方程的解析求解以及对表面势的迭代计算，建立了适于模拟n沟6H-SiC MOSFET直流I-V特性以及小信号参数的解析模型．模型采用薄层电荷近似，考虑了6H-SiC中杂质不完全离化的特点以及界面态电荷对器件特性的影响，可用于所有的器件工作区．当着偏压为0．05V、栅压为1．9V时，模拟得到的最大跨导值为54μS．模拟结果与实验数据有很好的一致性．该模型具有物理概念清晰且计算准确的优点，非常适于SiC器件以及电路研究使用．     

深亚微米NMOS/SOI热载流子效应及寿命预测

分析并模拟了SOINMOSFET的电源电压、工艺参数、沟道长度等对器件内部电场的影响，并对器件的低压热载流子效应进行实验测试，得到了不同应力条件下最大线性区跨导和阈值电压的退化结果，以及器件尺寸对这种退化的影响。并实验测试了一个SOINMOS器件电流电压特性的应力退化。