用异或门倍频计数频率

如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍,     

构成任意进制计数器的简便方法

目前,计数器尚无适应性很广的统一设计方法.本文介绍一种控制复位式计数器电路,经过长期应用,说明它具有设计简便、适应性强、工作可靠的特点,并能巧妙地构成特殊用途计数器.电路原理控制复位式计数器由控制复位电路和通常的二进制计数器两部分组成.控制复位电路如图1所示.这是由四个与非门A、B、C、D组成的不对称维持阻塞电     

高速中规模集成数字频率合成器

本文介绍的新型高速中规模集成数字频率合成器是由高速ECL集成的前置分频器(脉冲吞除计数器)、中速TTL集成的二-十进制同步可逆可预置计数器、数字集成鉴相器与环络滤波器,集成负阻压控振荡器以及一些TTL电路组成.逻辑设计打破了过去习惯采用的"九置定"、"九读出"法,而采用"零置定"、"零读出"的新方法.这样便于和计算机直接连接进行实时     

应用VHDL语言在PLD器件上设计实现可编程计数器

研究用VHDL语言采用TOP TO DOWN设计方法实现了一种可以完成二进制、十进制、可逆计数功能的可编程计数器；采用MAX＋PLUSII集成开发环境编辑、综合、仿真，并下载到PLD器件中，经仿真和实际电路测试，该计数器性能可靠。     

一种新型大动态范围CMOS图像传感器

提出了一种具有新型像素结构的大动态范围CMOS图像传感器,通过调整单个像素的积分时间来自适应不同的局部光照情况,从而有效提高动态范围。设计了一种低延时、低功耗、结构简单的新型pixel级电压比较器及基于可逆计数器的时间-电压编码电路。采用0.6μm DPDM标准数字CMOS工艺参数对大动态范围像素单元电路进行仿真,积分电容电压Vcint与光电流呈良好的线性关系,其动态范围可达126dB。在3.3V供电电压下,单个像元功耗为2.1μW。     

时钟相互比对简法

两只引自同一来源的时钟可用这里介绍的简单电路进行相互比对核实。如果时钟的频率和相位不一致,电路就产生中断信号。 电路由两块74HCT161 4位二进制计数器U1和U2组成,其计数输出端连至74HCT86异或门U3A。 待核实的时钟CLK1连至4位计数器之一,参考时钟连至另一只4位计数器,两时钟来自同一源。     

一种实用的车载逆变器的设计

随着经济水平的提高,汽车正逐渐成为人们的日常交通工具。然而,人们随身携带的电子产品,比如手机,却不能使用汽车上的电源。因此,开发一款经济实用的车载逆变器就成为一种需求。我们采用集成脉宽调制芯片SG3525A为主控芯片,以CD4020B计数器及与非门电路构成分频分相电路并配以保护电路,实现了逆变器的脉宽调制。其在逆变电源工作时的持续输出功率为100W,并具有输出过流保护及输入欠压保护等功能,     

有闭锁作用的门控电路

在数字化测量装置中,一般都需要使用闭锁的门控电路.本文介绍两种有闭锁作用的门控电路.(一)由集成电路与非门组成的门控电路如图1所示.由图左部两个与非门组成的RS触发器和由外加电阻及电容器组成的导引部分构成最简单的主控双稳,另由图右部两个与非门组成的RS触发器起闭锁双稳作用.YF_1组成主控门,YF_2组成闭锁门.电路工作原理如下:在测量前,按置位按钮,使Q_1、Q_2置为"0",?_1、?_2分别为"1",即电路进入准备     

实用CMOS脉冲电路(下)

在上期中我们介绍了7例实用电路,本期继续介绍另外8例电路. 8.单稳态触发电路图12所示的是由两个与非门等构成的单稳态触发电路.该电路要求输入负向触发脉冲,输出脉冲也为负向.如果要求输入正向脉冲,可以把电路中的与非门换成或非门,具体电路见图13所示.当然也可以在这两个电路的输入或输出端再加上反相门而任意改变输入或输出脉冲的极性.     

品种丰富的CMOS计数器

品种丰富的ＣＭＯＳ计数器毕玉国计数器电路是一种广泛应用的电路，在电子领域中，从简单的产品至复杂的系统，都大量使用计数器电路，因此计数器在集成电路中成为品种最丰富的一种电路。ＣＭＯＳ电路由于其极低的功耗，易于集成规模较大、功能较强、使用更为方便的各种计...     

基于忆阻器-CMOS晶体管的逻辑电路及其应用

针对传统组合逻辑电路存在的硬件资源利用率低和功耗高等问题,提出了一种基于忆阻器和CMOS晶体管的存算一体化组合逻辑电路设计方案。利用忆阻器存算一体、结构简单、与CMOS器件兼容等特性,减少了电路元器件数量。首先利用忆阻器的非易失性和阻变特性,设计忆阻与门、或门,结合CMOS晶体管实现与非门、或非门;然后,利用器件存算一体特性,提出了4R2T结构的异或门及同或门电路;最后,基于忆阻逻辑完备集设计了乘法器电路和图像加密电路,并采用LTspice验证电路功能正确性。结果表明,相比传统电路,所设计的乘法器电路元器件数量减少了50%,具有低功耗特性;所设计的图像加密电路具有良好的加密和解密效果,提升了运算效率。     

应加强《数字电子技术基础》中集成计数器的教学

计数器是电子设备中常用的基本部件，在不同的应用场合常常对计数器提出不同的性能要求。以触发器为基本单元设计计数器的过程与电路实现都较繁杂，且电路可靠性低。随着集成计数器的出现，简化了设计过程，且由于其体积小，外部连线简单，从而大大减少了安装空间，提高了工作的可靠性。所以在数字电子技术基础教学中应该加强和充实集成计数器的应用内容，为与教材保持一致，本文仅以CC40192，CT3168等典型集成计数器为例，说明集成计数器使用中应注意的问题，以及如何根据需要组成不同形式的计数器。     

精确计数式定时开关

此定时开关,启动一次可以定时1小时以上,定时过后定时器即关闭,不再耗电,稍作改变即可以定时2小时、4小时及更长的时间。电路原理:电路如附图所示。AN是定时器启动按钮开关,Z是继电器,由一块CMOS集成电路CD4011中的两个与非门YF1、YF2;电阻R1、R2;电容C2、C3组成一个多谐振荡器,由另一块CMOS电路CC4040承担二进制计数器作分频器使用。     

运用MSI设计时序逻辑电路(三)——设计任意进制模可变计数器

本文介绍运用中规模集成计数器作为单元电路,再配以适当地反馈电路,实现任意进制模可变计数器的逻辑设计方法。     

45nm工艺pn混合下拉网络多米诺异或门设计

提出了一种pn混合下拉网络技术,即在多米诺门的下拉网络中混合使用pMOS管和nMOS管来降低电路的功耗并提高电路的性能.首先,应用此技术设计了多米诺异或门,与标准的n型多米诺异或门相比,新型异或门的静态功耗和动态功耗分别减小了 46%和3%.然后,在此技术的基础上,综合应用多电源电压技术和双阈值技术设计了功耗更低的多米诺异或门,与标准的n型多米诺异或门相比,静态功耗和动态功耗分别减小了82%和21%.最后分析并确定了4种多米诺异或门的最小漏电流状态和交流噪声容限.     

45nm工艺pn混合下拉网络多米诺异或门设计

提出了一种pn混合下拉网络技术,即在多米诺门的下拉网络中混合使用pMOS管和nMOS管来降低电路的功耗并提高电路的性能. 首先,应用此技术设计了多米诺异或门,与标准的n型多米诺异或门相比,新型异或门的静态功耗和动态功耗分别减小了46%和3%. 然后,在此技术的基础上,综合应用多电源电压技术和双阈值技术设计了功耗更低的多米诺异或门,与标准的n型多米诺异或门相比,静态功耗和动态功耗分别减小了82%和21%. 最后分析并确定了4种多米诺异或门的最小漏电流状态和交流噪声容限.     

将高密度在系统可编程逻辑器件和存储器集成为一体的最新发明——介绍Lattice新推出的带有存储模块的在系统可编程器件ispLSI6192系列

25000门的在系统可编程(ISP)器件ispLSI6192在通用PLD中集成了4K存储模块 和速度为125MHz的寄存器/计数器模块 面向应用的器件结构在单个芯片中提供在系统可编程逻辑和存储功能     

CMOS数字集成电路原理与应用（二）

二、CMOS非门及其应用门电路是数字电路基本形式之一。门电路大致有与门、或门、非门、与非门、或非门、与或非门、异或门等多种形式。其中,非门是CMOS电路的最基本单元,亦称作反相器。在逻辑关系中,非门是指这个门电路的输入输出关系是相反的。图1是非门的逻辑图形符号。A是输入端,P是输出端,其逻辑表达式为P=。“非”的逻辑关系一律采用空心小圆。附表为非门的逻辑关系。     

五稳态触发器及其在十进计数器中的应用

许多十进计数器是用四个双稳态触发器加上反馈电路组成.这样,不但计数电路复杂,且因须对四个双稳态触发器译码,故读出电路亦复杂.本文所述2-5进制十进计数器方案没有上述麻烦,可建议在15兆赫以下的十进计数器中采用.图1表示出2-5进制十进计数器的方框图."双稳"有两个状态,"五稳"有五个状态.两者级联起来有十个状态,刚好可作为十进计数器.图1还列出表示计数器计数时的次序.     

新颖的基于CCⅡ—的二阶电流模式滤波器

提出了由单个第二代反相电流传输器及两个接地电容器、一个接地电阻和一个浮端电阻构成的二阶电流模式滤波器电路。该电路能同时实现低通、带通滤波功能，与同类电路比较，该电路结构更简单，接地元件较多，便于集成。