DVB系统中交织器和解交织器设计的FPGA实现

在现代数字通信系统中,对数据误码率的要求越来越高,通常一般的纠错码的纠错能力有限并且当发生连续长度比较大的错误时很难纠错,所以现代数字通信系统中采用交织与解交织的技术来减少数据错误的发生,基于欧洲标准的DVB数字电视通信系统中,都采用了这种交织与解交织技术.本文通过研究交织与解交织的原理,用FPGA来实现卷积交织,并且通过Modelsim工具进行功能仿真,利用Synplify综合工具进行综合,ISE实现布局布线验证实现效果.     

一种交织汉明码编译码器设计及其FPGA实现

随着信号传输速度的提高,高速信号抗干扰能力也越来越低,人们对信号可靠性有了更高的要求.为了抵抗高速信号在传输过程中因为各种干扰而产生误码,人们提出了纠错编码理论.其中汉明码是最早提出的一类纠错编码,具有译码电路简单,译码延时小的优点,但是其只能纠正一位随机错误.为了提高汉明码的纠错能力,结合其译码优点,利用交织的方式设计了一种交织汉明码.根据循环汉明码的生成多项式,设计了并行输出的汉明码编码器和具有双译码电路的译码器,并利用移位寄存器设计了交织器和解交织器,构成了交织汉明码编译码电路.基于FPGA实现该交织汉明码编译码器,行为仿真结果表明,该交织汉明码大大提高了汉明码的纠错能力.     

卷积交织技术原理及其FPGA实现

交织技术在数字通信中得到了广泛的应用,纠错码与交织技术结合起来能够显著提高数字通信质量。本文介绍了卷积交织与解交织的原理与主要性质,在此基础上采用VerilogHDL设计了一种面向RS（255,223）码的卷积交织器。该方案利用随机存储器（RAM）来代替先进先出移位寄存器（FIFO）的功能,采用基地址和偏移地址的方式来控制读写操作,实现数据延迟,完成卷积交织的功能。该设计具有实现简单,占用资源少的优点。     

基于以太网通讯的高采样率ADC交织校准实现

提出了一种针对高采样率时间交织模数转换器（Time-interleaved ADC,TIADC）存在的失调失配误差（Offset）、增益失配误差（Gain）、时间失配误差（Skew）的片外交织校准实现方案,基于统计近似的时间交织校准算法,通过以太网通讯将待校准通道量化信息传入PC机进而提取失配参数,负反馈的形式对误差进行补偿。该方案不受高速数据传输解扰与同步的影响,在误差提取阶段不消耗逻辑资源,支持各类大规模、大消耗校准算法,开发周期短。应用于自主研发的3GS/s-12bit四路交织TIADC中,在存在其他非理想因素情况下,在2.5G输入信号带宽内,测试结果显示采用交织校准算法技术后,ADC有效位数（ENOB）平均提高了2.69bit,校准后的无杂动态范围（SFDR）平均提高了29.73dBc,证明该算法及校准方案的有效性。     

石油测井中纠错编码的设计及其FPGA实现

针对石油测井中可靠性的要求,本文提出了一种纠错编码的设计方案。该设计采用基于乘积码的编码方案,外码和内码采用的都是BCH码。并详细介绍了用FPGA实现该编码方案的方法,包括BCH码的编译码和交织编码。     

用FPGA实现溶液配置系统的自动控制

介绍一种基于 FPGA 的自动控制系统实现方法。该系统以高性能的 FPGA 芯片为 核心,配以必要的外围器件,成功实现了某制剂公司溶液配置生产线的自动控制。     

FPGA在数字通信系统中的应用

文中介绍了使用ACEXlK器件实现的一种Manchester编译码器。     

用FPGA实现语音信号短时处理

目前,大多数语音识别系统都采用模式匹配的原理.根据这一原理,语音信号在预处理之后要进行特征提取,常用的特征包括短时平均能量或幅度、短时平均过零率等.本文围绕如何用FPGA实现语音信号常用特征提取,介绍了信号短时处理的概念和Altera的DSP Builder开发工具,并以短时能量和短时平均过零率为例,介绍了具体实现方法,给出了仿真结果,在EP1K100上验证了方法的正确性.实验证明,采用本系统可以有效地检测出语音信号的起始点和终点,从而为进一步语音处理,如语音合成、语音识别打下基础.     

用单片机与FPGA实现的DDS波形发生器

本文提出了一种用单片机和FPGA实现DDS信号源的实现方案。通过采用十进制累加器消除了二进制频率控制原理存在的固有误差,提高了信号源精度。通过对波形数据的量化减少了所需的存储容量。文中详细介绍了十进制频率控制原理,并例举了一种100Hz~200KHz,步进100Hz的DDS波形发生器的参数设计及实现。仿真结果表明,该设计简单合理,能够有效的消除二进制频率控制原理存在的误差,整个系统在保证频率精度的同时可快速获得输出波形。     

一种用于电力线通信的次优交织算法与DSP实现

交织技术广泛应用于现代通信系统中,用于提高信道编码抗连续性突发错误的能力,进而提高通信质量。文章在介绍交织技术原理与交织技术分类的基础上,对窄带电力线通信主要国际标准PRIME与G3中使用的交织技术进行了复杂度分析,提出了一种次优的交织算法,该交织算法同时具有接近PRIME的低复杂度与接近G3的交织性能。针对该次优的交织算法,阐述了传统的DSP实现方法,并提出一种优化的实现方法,该方法使存储空间和执行效率得到极大改善。     

基于FPGA的仪表用多功能数字时钟的嵌入设计

本文介绍了一种基于FPGA实现的多功能数字时钟的设计方案,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.该方案可以嵌入到采用FPGA芯片实现的仪器仪表中,具有结构简单,功能强大,性价比高的特点,稍加改动可适用于许多仪器仪表系统中,具有很好的可移植性.     

基于FPGA空间矢量脉宽调制IP核的设计

以实现全数字电机控制器的集成化为背景,提出一种可以在低成本FPGA上实现的SVPWM算法,并结合EDA技术和VerilogHDL硬件描述语言,设计为具有普通和低损耗两种开关模式的1P核。实验结果表明,该IP核符合功能要求,电路资源利用合理,复用性好,开关模式可根据需要随意设定,最高时钟运行频率达到31．73MHz,开关频率达到20kHz以上。     

基于FPGA的流水线技术应用研究

流水线技术是设计高速数字电路的最佳选择之一,本文对流水线工作原理作了较形象的描述.针对加法器在数字信号处理中的重要作用,本文讨论了在FPGA中设计流水线加法器的设计方法,采用VHDL硬件描述语言在QUARTUSⅡ6.0软件环境下对不同位宽的加法器性能进行仿真实验对比,说明了流水线技术在FPGA上设计的可行性与高速性,对加速数字信号处理有重要的实际应用价值.     

基于大容量FLASH存储器的FPGA重构系统的设计与实现

随着FPGA在各种工业应用越来越广泛,FPGA重构技术在快速的FPGA自动测试中应用越来越广泛.传统的基于JTAG方式和基于配置芯片的FPGA重构方案由于存储配置时间长,配置芯片成本高等原因越来越满足不了快速的多重配置需求.提出了一种基于大容量FLASH存储器的FPGA重构技术,方案采用FPGA作为主控制器,大容量FLASH芯片用于存储目标FPGA的配置数据,可以实现绝大部分不同型号的FPGA器件的快速多重重构,从而满足FPGA芯片快速自动测试需求,提高了整体程序开发和测试效率,节约了芯片的测试成本.     

基于FPGA的实时测距雷达研究

本文分析了脉冲积累对雷达回波信号信噪比的改善能力,并在此基础上研究设计了以FPGA为核心的数据采集和处理系统.FPGA控制ADC对中频回波信号进行高速数字采样,同时使用Altera的IP工具利用FPGA集成的大量高速RAM和逻辑单元设计了读写速度达200 MHz的高速双端口RAM,对采样数据进行多次数字积累,N个脉冲发射完成即可完成N次脉冲积累.该方案提高了回波信号信噪比,改善了雷达的测距性能,实时完成了目标距离的测量.通过仿真验证了方案的可行性.     

一种基于FPGA的磁致伸缩效应传感器控制器设计

采用现场可编程门阵列(FPGA)技术,设计了磁致伸缩效应检测传感器的控制器,在控制器内部嵌入了处理器、波形发生器、定时器和RAM功能模块.给出了FPGA的实现原理及配置,讨论了控制器的设计,并给出了仿真结果.该控制器记录回波检测时间可精确到ns级,缺陷定位准确,偏差小于0.1 mm.并且采用FPGA控制,可在线修改控制参数,电路结构简化,抗干扰能力强.     

基于FPGA的ADS1251实现

针对土木工程中的结构健康监测传感器信号数量多、类型多,由VHDI语言在FPGA上实现ADS1251嵌入式监测仪,其特点具备8个ADS1251同步并行采样、采样频率可设、以及24位采样精度。本设计内容包括ADS1251的硬件实现电路、逻辑时序驱动、同步采样和采样数据缓存模块。测试结果表明由FPGA能方便地实现多个ADS1251同步并行采样、精度高、设计灵活等优点,使得监测仪具有很强应用前景。     

一种基于FPGA和SRD的超宽带混沌脉冲产生技术

在超宽带雷达系统中,混沌脉冲位置调制(CPPM)信号通常是由时间间隔按混沌变化的高斯脉冲序列组成,针对高斯脉冲的天线辐射效率低的问题,设计一种调制脉冲为单周期脉冲的超宽带CPPM信号源。首先数字仿真验证了Tent映射作为调制函数的可行性,然后利用FPGA模块和以阶跃恢复二极管(SRD)为核心的模拟电路模块获得了主脉冲宽度为590 ps、主峰峰值为-1. 76 V且波形良好的单周期脉冲。自相关运算结果表明该信号具有良好的抗干扰能力和较高的检测概率;频谱图表明该信号没有直流成分,并且在低频区有极少的能量,作为雷达的发射信号时,可有效提高雷达天线的辐射效率。     

高效复数流水线蝶形单元的FPGA实现

在实时信号处理系统的设计中,要求用尽量少的硬件资源实现高速的FFT蝶形运算,本文介绍了一种高效复数流水线蝶形单元的FPGA实现,该方法充分结合信号处理算法和EDA优化手段,从成本和速度两个方面折中考虑,在大大减少存储单元和提高速度的同时,不牺牲额外的硬件成本.其性能对于大点数FFT运算有明显的优势.