基于QEMU实现的处理器类故障模拟与注入方法研究

故障注入技术在BIT软件测试中是一种有效的手段。针对电路板级BIT软件测试中遇到的问题,介绍了一种基于开源模拟器QEMU实现的处理器类故障模拟方法。采用该方法对多种处理器故障进行仿真建模,通过对QEMU的扩展开发,加入故障行为模拟模块和故障注入模块,以实现一个具有处理器类故障注入功能的系统级模拟器BitVaSim。首先分析处理器功能故障模式,提取故障的关键字值对,用XML Schema定义故障并用于故障建模;其次对QEMU代码进行二次开发以实现对处理器故障行为的模拟;然后通过配置故障注入接口实现模拟器运行时的故障模式匹配、故障按条件触发等功能;最后通过实验案例来观察模拟器的故障表现,评价这种基于模拟器的故障注入技术。实验过程和结果显示这种方法是有效可行的。     

基于Simics的系统级故障注入平台

故障注入技术是评价系统可靠性的有效方法。现有基于仿真的故障注入平台大多基于现场可编程门阵列或超高速集成电路硬件描述语言实现,对故障模型的支持非常有限。为此,基于Simics结构级模拟器,设计并实现系统级硬件故障注入平台。该平台上层支持不同固件、操作系统以及应用程序,底层支持对处理器典型流水部件的故障注入,同时实现瞬时故障、永久故障和间歇故障模型以及其他较全面的故障类型,并将一组系统级故障检测机制集成入平台中。实验通过监测硬件故障在系统级的传播,对比分析了故障对不同部件造成的系统级影响,结果表明,瞬时故障对系统影响较小,永久故障容易引起系统失效,间歇故障对各部件有不同程度的干扰作用。     

嵌入式软件机内测试的设计与测试

针对嵌入式软件中广泛开展的软件机内测试（BIT）设计,分析通用嵌入式系统结构,提出3种软件BIT的结构模式,结合实例对每种模式的算法设计进行描述。以故障模式的概念为核心提出一种基于故障注入的软件BIT测试方法,阐述方法中的需求分析、故障注入、测试设计和结果分析4个关键步骤。     

基于QEMU的高效指令追踪技术

系统模拟器通过模拟处理器、内存、外设等硬件资源创建一个完整的虚拟计算机环境, 支持运行和调试不同架构的软件, 可大大缩短跨架构的软件开发周期. 模拟器的调试模块通常具有指令追踪功能, 可记录程序运行的指令序列以用于进一步分析, 如程序运行时间评估、程序行为模式分析、软硬件联合仿真等. 支持RISC-V架构的主流模拟器QEMU和Spike均具有指令追踪功能, 但其时间和空间开销过大, 在应对规模较大的应用时效率低下. 本文提出了一种基于QEMU的指令追踪技术, 将程序中的基本块、控制流图等静态信息与分支选择等动态信息解耦, 在保证指令序列不失真的同时高效追踪执行序列. 相比QEMU原生实现的指令追踪, 本文提出的指令追踪技术的时间开销平均降低了80%以上, 空间开销平均降低了95%以上. 此外, 本文面向RISC-V架构, 实现了多种场景下的指令序列离线分析, 包括指令分类统计、程序热点标记、行为模式分析等.     

一种基于数据流分析的故障序列生成方法

故障注入是一种测评容错机制的有效方法,它通过有意识地向目标系统引入故障来加速测试容错机制的试验过程.目前大多数故障注入实验中采用的故障序列都是通过随机抽样获取的,容易造成故障潜伏,从而导致容错机制的评测结果不准确.本文提出一种基于数据流分析的故障序列生成方法.提出<故障注入位置,故障注入时间,故障类型,故障掩码>的单粒子故障模型.在此基础上,通过数据流活跃变量分析计算得出故障注入位置属性,以及定值-引用分析确定了故障注入时间属性.并以PowerPC8548处理器和它对应的Trace模拟器为实验平台,验证了该故障序列生成方法具有90%以上的失效加速比,较好地解决了故障潜伏问题.     

一种嵌入式软件逻辑覆盖测试方法研究

针对嵌入式软件测试覆盖率低的问题,提出了基于软件故障注入的逻辑覆盖测试方法,首先就嵌入式系统常用传感器建立故障模式库,设计了嵌入式软件故障注入系统;其次选取中间层作为故障注入点,研究基于VxWorks653嵌入式操作系统的故障注入实现方式,并通过分析故障信号在软件系统中的传播,提出优化测试用例的方法;最后通过实验验证了该方法可有效提高容错设计功能、冗余设计功能、故障检测功能测试的逻辑覆盖率;有助于提高嵌入式软件的可靠性.     

基于模型的软件接口故障注入测试平台技术

针对软件接口类型多、接口故障注入自动控制复杂的困难以及目前缺少有效的软件接口故障注入工具现状,对软件故障注入中的交联接口故障注入技术展开研究,提出了一种基于模型的软件接口故障注入测试平台技术。通过交联接口测试可视化建模和接口故障注入算子设计,自动生成XML 格式的测试用例,并且通过基于XSLT的脚本自动化生成与执行技术实现测试的控制与执行。故障注入测试主机与接口故障注入器网络连接,接口故障注入器将接口故障数据转换成以太网、串口或CAN网络数据注入到被测软件中,并返回被测件输出数据到测试主机实现测试数据收集与判断。基于模型的软件接口故障注入测试平台具有较强的通用性与易用性,提高了接口故障注入测试的效率,降低了接口测试的成本。     

基于动态二进制翻译技术的数管软件虚拟测试环境设计

针对传统的数管软件测试环境硬件设备依赖性强、地检设备多、监视点分散和软件内部状态跟踪困难等问题,设计和构建了基于QEMU模拟器的数管软件虚拟测试环境。该环境基于动态二进制翻译技术模拟星载处理器,实现在异构平台下运行星载数管软件,同时增加指令跟踪记录功能,帮助软件异常问题定位;融合外围设备驱动和终端应用功能,对数据流进行仿真,并采用统一的格式集中管理数据,进行分层处理和实时差异比对,以日志形式记录数据变化,实现对系统状态的单窗口监视。在高分四号卫星等型号的应用表明,文章设计的虚拟测试环境能够模拟数管软件运行环境,提供更多的调试手段,使软件测试工作提前,促进了软硬件协同开发,提高了星载软件的开发测试效率。     

一种星载嵌入式软件安全性测试方法

研究了星载嵌入式软件安全性测试问题.提出一种基于故障注入的安全性测试框架,通过构建全数字仿真测试环境,模拟目标系统输入异常故障及运行态异常故障,可以灵活地实现故障注入.根据软件实际运行结果与预期结果的一致性来评价软件检错、容错能力,进而完成对软件的安全性测试及验证过程.     

基于Linux的无人机故障注入软件研究

无人机故障注入软件利用故障注入技术实时地模拟飞行控制系统的故障,它主要用于飞行控制系统的故障注入与故障状态下动态性能测试和综合测试;它通过动态修改被测系统输入和输出信号达到故障注入目的,并能实时记录被测系统的响应从而分析不同故障对被测系统的影响程度;为了解决该软件在WINDOWS平台运行中所存在的缺点,设计构造了基于Linux的无人机故障注入与分析系统软件,完成了软件开发和故障分析;在无人机动态测试过程中,故障注入试验结果表明了这种方案的正确性和可行性。     

基于软件仿真技术的外源性故障注入方法研究

针对当前复杂系统测试性试验中存在的无法模拟外部条件性存在的设备故障、外部输入输出故障模式单一等故障注入问题,定义了外源性故障的概念;针对外源性故障具有的功能逻辑和运行场景特性、故障源繁杂特性、模拟难度大成本高特性、总线交联特性,总结了外源性故障注入的基本要求;提出了一种面向外总线复杂应用数据仿真的外源性故障注入方法,面向总线应用层数据,从复杂系统的高级应用逻辑出发,模拟复杂系统交联环境、使用方式等故障行为,建立自动化的实时仿真故障注入环境,通过全数字仿真模型模拟交联环境的行为,进一步通过模型输入、输出或模型参数的改变,实施总线高级行为的故障注入。最后阐述了测试性试验中的外源性故障注入实施方案,分析了该方法的关键技术和环境构建思路,制定了外源性故障注入试验的实施流程。     

某型机载雷达BIT故障信息的建模仿真

采用VC++语言开发, 较好地实现了机载雷达BIT产生故障信息的建模仿真. 将模糊隶属度方法引用到雷达故障生成模型中, 以贴近实际雷达自检故障产生的相关性来模拟故障生成. 根据雷达高低优先级故障的操作措施和显示门限不同将产生的故障在雷达显控台上显示出来, 结合链表软件设计雷达显示页面信息, 并应用到雷达模拟器中, 仿真效果良好.     

VFSim: Concurrent Fault Simulation at Register Transfer Level

VLSI testing is being pushed to the high-level based technology. In this paper a Verilog Register transfer level Model (VRM) for integrated circuits is proposed. The model provides a text format file, which is convenient and more practical for developing succeeding Register Transfer Level (RTL) test tools, such as fault simulation, test pattern generation and so forth. Based on the VRM, an RTL concurrent fault simulation approach is presented. After RTL fault models and super faults defined, the concurrent fault simulation algorithm is given. The corresponding RTL concurrent fault simulator, VFSim, was implemented. The initial experiments show that the RTL fault simulator is efficient for VLSI circuits.     

星载嵌入式软件全数字仿真开发验证平台

为了应对当前航天器软件功能日趋复杂与软件研制周期短、对软件可靠性和安全性要求高的矛盾,同时为了满足国产化自主可控的需求,在国产Linux操作系统下,以QEMU的 SPARC V8指令集模拟器为基础,解决了SOC2012片内外设与A6017仿真等关键问题,搭建了一种星载嵌入式软件全数字仿真开发验证平台;提出了通过共享内存解决方案,提高QEMU指令集仿真内核对外围IO空间读写仿真效率;该平台已经用于某卫星型号控制分系统软件和星务软件测试,相较于基于硬件的测试平台,该平台具有更好的可重用性和快速搭建性,能够大大降低硬件测试的风险和成本,同时具备更强的可控性以及更丰富的调试和测试手段。     

基于故障注入的仿真测试方法过程框架

在嵌入式系统组成特性和嵌入式软件测试抽象分析基础上,提出了一种基于故障注入的嵌入式软件仿真测试方法.结合故障注入试验过程特点,将故障分析、故障建模和故障注入技术有效地应用于嵌入式软件仿真测试过程中,并对该方法的测试过程框架进行了探讨.     

基于软件故障注入的嵌入式系统鲁棒性测试

以研究对嵌入式系统鲁棒性进行评价和基于软件故障注入技术的嵌入式系统鲁棒性测试为目的。对嵌入式系统鲁棒性测试的相关概念以及软件故障注入技术原理进行了介绍,以Linux操作系统内核函数测试为例,通过对系统API参数的故障注入接口进行分析,提出基于GDB工具的软件故障注入方法来实现系统鲁棒性故障注入测试。完成了相应的Linux操作系统API接口故障注入测试实例并给出了测试结果。为嵌入式系统鲁棒性测试提供了更为直观、有效的方法。     

Considering the fault dependency concept with debugging time lag in software reliability growth modeling using a power function of testing time

Since the early 1970s tremendous growth has been seen in the research of software reliability growth modeling.In general, software reliability growth models (SRGMs) are applicable to the late stages of testing in software development and they can provide useful information about how to improve the reliability of software products.A number of SRGMs have been proposed in the literature to represent time-dependent fault identification/removal phenomenon;still new models are being proposed that could fit a greater number of reliability growth curves.Often,it is assumed that detected faults axe immediately corrected when mathematical models are developed.This assumption may not be realistic in practice because the time to remove a detected fault depends on the complexity of the fault,the skill and experience of the personnel,the size of the debugging team,the technique,and so on.Thus,the detected fault need not be immediately removed,and it may lag the fault detection process by a delay effect factor.In this paper,we first review how different software reliability growth models have been developed,where fault detection process is dependent not only on the number of residual fault content but also on the testing time,and see how these models can be reinterpreted as the delayed fault detection model by using a delay effect factor.Based on the power function of the testing time concept,we propose four new SRGMs that assume the presence of two types of faults in the software:leading and dependent faults.Leading faults are those that can be removed upon a failure being observed.However,dependent faults are masked by leading faults and can only be removed after the corresponding leading fault has been removed with a debugging time lag.These models have been tested on real software error data to show its goodness of fit,predictive validity and applicability.     

Effect of fault distribution and execution patterns on fault exposure in software: a simulation study

Execution patterns and fault distribution characteristics of a program will affect the failure process and thus reliability estimates. The failure process of a software system is influenced by many factors, and traditional software reliability engineering has found it difficult to isolate the effect of each individual factor. A simulation approach is used to investigate the effects of fault distribution, execution pattern and program structure on software reliability estimates. A reliability simulation environment (RSIM) is extended by introducing variable fault distribution patterns in its code generation phase. Flow control points allow varying the execution frequency of different parts of a program. The simulation results show that fault distribution patterns and execution patterns have dramatic effects on fault exposure rate. If the fault distribution is non‐uniform, a non‐uniform code execution exposes faults more efficiently and effectively than uniform execution. Results also show that the structure of a program affects fault exposure rate and testing time required. Copyright © 2000 John Wiley & Sons, Ltd.     

一种低功耗BIST测试方法

通过分析RTL的代码和RTL的故障仿真可得到一组屏蔽向量,将这些屏蔽向量和随机向量应用到门级进行故障测试可提高系统的故障覆盖率并降低测试功耗。本文主要论述了利用RTL的功能信息进行低功耗BIST测试的方法,并通过其在标准电路中的应用阐述实现过程。     

基于数字孪生的虚拟仿真系统研究与应用

为解决全实物平台开发环境搭建困难、不便于测试与维护等问题,在研究PowerPC 处理器的实时嵌入式开发的基础上,采用数字孪生技术的设计思想,完成了一种拥有故障模拟与注入、协同仿真与模块化编程等功能的超实时虚拟仿真系统;提出了一种全数字仿真系统的设计与实现方法,基于数字孪生技术把硬件主板上的处理器以及外围设备虚拟化,集成到数字模型当中;各模型之间相互协同控制,实现CPU控制外部设备与动力学模型等设备之间的通信,以及数据收发、内存读写、串口输出等行为,最终实现与物理设备相同的功能;另外,采用了虚实结合的方法验证了运行结果的准确性,加快了软件执行效率,便于快速全面的系统开发与测试,从而更好地运用到各个领域当中。