以FPGA为核心的液晶显示电路设计与实现

介绍了采用大规模可编程逻辑器件(FPGA)设计与实现液晶显示电路的一种新的方法。设计了以FPGA为核心的液晶显示、控制硬件电路和基于硬件描述语言(VHDL)的各功能模块,相应地设计了外围驱动电路;通过对驱动电路的分析,设计了时钟模块、串行接口电路、内部RAM块、读写电路以及时序产生电路,并将多个模块集成在一片FPGA芯片上,实现了80×64点阵液晶屏的实时显示。通过扩展外部的行、列驱动器和利用FPGA的快速定制性,可方便地实现更多像素点的液晶显示,增强了系统的灵活性。     

基于FPGA的任意波形发生器的设计与实现

提出了一种基于FPGA（现场可编程门阵列）采用DDS（直接数字频率合成器）技术的任意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件,辅以D／A转换器、程控放大和人机接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现,低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。     

基于FPGA的OLED真彩色显示的实现

利用FPGA控制模块,设计了OLED真彩色动态图像驱动控制电路。介绍采用FPGA实现OLED外围控制电路和256级灰度的方法,并分析电路中模块的作用及整个电路的工作过程。电路系统采用基于Altera公司的FPGA技术进行设计,以Verilog HDL为描述语言,Modelsim仿真结果表明,该方案能够实现预定目标,实现480×RGB×640 彩色OLED 屏256 级灰度显示。     

一种基于FPGA帧同步电路设计

描述了一种基于FPGA实现的数字通信系统帧同步电路原理，在MAX＋PLUSII平台上采用图形设计和VHDL硬件描述语言设计方式设计了数字通信系统帧同步电路，详细说明了关键部分的设计过程，给出了设计的项层文件和相关的仿真图，整个电路可集成到FPGA芯片中，是实现通信系统的全数字化的基础。     

基于FPGA的数据采集电路设计

数据采集技术被广泛应用于电子、通信、医疗器械、工业仪表等行业中。文中介绍了一种基于FPGA的数据采集电路设计,该电路采用了ADC＋FPGA＋USB的实现方案,在对电路总体设计进行阐述的基础上,给出了各个主要电路的设计方法。该数据采集电路由于采用了FPGA作为数据处理平台,其可编程特点使得该系统具有较强的通用性和实用价值。     

基于ＦＰＧＡ和单片机的数字示波器设计仿真及实现

使用EDA技术设计了一种通过现场可编程逻辑门阵列（FPGA）来实现数字示波器,采用FPGA加单片机为核心的顶层设计方案。输入信号通过AC/DC耦合电路、衰减电路和程控放大等电路进行调整,经过A/D转换器将模拟信号转换为数字信号后送到FPGA内进行频率计算、数据存储并控制模块不停采集数据,单片机将筛选后的数据通过串口发送给上位机实现波形检测。系统采用自上而下的设计方法分析各个电路模块,使用Verilog HDL语言设计各电路模块并在QuartusⅡ软件环境仿真实现。通过硬件测试系统各功能正常,整个系统集成度高、成本低廉且使用方便。     

基于FPGA的时间间隔测量系统的设计

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环（PLL）电路得到高频时钟,时钟管理器（DCM）实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中     

中频信号接收与处理电路研究

介绍了一种中频信号接收与处理电路设计,在研究了中频信号带通采样理论的基础上,设计了一种基于ADC+FPGA+DSP结构框架的中频信号接收与处理电路,对ADC转换器电路、FPGA及外围电路、DSP及其外围电路以及电源模块电路的设计进行了详细介绍。该中频信号接收与处理电路可以实现125MSPS的采样速率,FPGA和DSP的采用为后续信号处理提供了强大的硬件支持。因此,该中频信号接收与处理电路具有较高的实用价值。     

一种高精度多通道数据采集存储电路的设计

为满足多路多种类信号高精度采样的需求,设计了一种基于FPGA的高精度多通道数据采集存储电路.设计采用新型的高精度Δ-∑模数转换器(Δ-ΣADC)对模拟信号进行采样转换,并给出了电路的硬件设计和控制逻辑设计.具体介绍了抗混叠滤波电路的设计,并详细分析了影响Δ-ΣADC采集精度的因素;设计采用FPGA作为主控芯片,实现对整体电路的逻辑控制.测试结果表明,设计实现了对16路模拟信号的高精度采集存储,满足实际需求.     

一种异步电路设计的FPGA全流程验证方法

以往异步电路在FPGA上的设计验证采用HDL设计的Muller门搭建电路,在实现时需要手动布局布线来完成时序约束,设计繁琐复杂.对此完善了异步电路设计平台Balsa与FPGA设计工具相结合的设计验证流程,采用四相双轨延迟不敏感的握手协议,避免了手动布局布线的繁琐步骤.同时,在不同FPGA平台间具有良好的可移植性.重点设计了遵循异步握手协议的输入电路,完成了行为级到板级的全流程设计及验证.