基于混沌映射的交织器设计新方案

本文提出了基于混沌理论的交织器的设计方法, 利用混沌映射得到的交织方式实现混沌交织器。 在AWGN(加性高斯白噪声)信道下采用SOVA译码算法进行仿真, 在相同条件下将混沌交织器和3Gpp标准交织器、随机类交织器的仿真结果进行比较。仿真结果表明在中长帧传输过程中, 混沌交织器的性能不亚于以上两种交织器。     

Parameter estimation of block and helical scan interleavers in the presence of bit errors

In data communication and digital storage applications, interleaver, which rearranges the encoded data stream, follows the channel encoder to prevent burst errors. In general, forward error correction (FEC) codes provide protection against randomly distributed errors, whereas interleaver provides protection against error bursts. To de-interleave the interleaved data, accurate information about the interleaver parameters is required at the receiver. However, in non-cooperative context, the parameters are either not known or only partially known at the receiver. Therefore, blind/semi-blind estimation of interleaver parameters is mandatory at the receiver in order to successfully de-interleave the interleaved data. In this context, this paper proposes innovative algorithms for the estimation of interleaver parameters such as interleaver period (or size of the interleaver matrix), number of rows and columns of the interleaver matrix, and helical array step size in the presence of bit errors provided the knowledge of type of interleaver is known at the receiver. In addition, it has been assumed that the block and helical scan interleavers follow a convolutional encoder.     

基于卷积码的Turbo码交织器的设计

以（３７,２１）ＰＳＣ码为例,提出对基于卷积码的Ｔｕｒｂｏ码的交织器的设计方案,并推广到一般的ＲＳＣ码．分析了该交织对Ｔｕｒｂｏ码距离谱的影响．给出了动用该交织后分量码的选取原则．可以看到,该交织器设计方案在误比特率为１０＾－５时将产生明显的作用．     

适用于Turbo码并行译码的无冲突交织器

为了提高无冲突Turbo码并行译码的性能,提出了一种无冲突交织器的设计方法,通过把外信息写入一个矩阵,再对该矩阵的行和列进行S-random交织。仿真表明,该方法的距离谱与全随机交织器接近,误码率相对于同等复杂度算法的无冲突交织器有所改善,且随着帧长的增加,误码率改善越明显。因此,该方法改善了无冲突Turbo码并行译码的性能。     

Turbo码交织矩阵的一种改进设计

Ｔｕｒｂｏ码以其优异的性能而迅速成为近年来信道编码领域研究的热点。在Ｔｕｒｂｏ码的设计中,交织矩阵是影响其整体性能的重要因素。尤其是在采用小规模交织矩阵时,不同的设计产生的结果差别很大,本文提出一种交织矩阵的改进设计方法,它能够使成员码编码器网络在一帧数据编码结束后全部终结归零,从而为译码判决提供了正确的初始条件,与传统的非全归零交织矩阵相比较,分析结果表明本文提出的设计方案性能更优。３１     

Turbo编码中交织器的设计应用

Turbo码编译码技术是近年来新兴的信道编码技术．在其编解码过程中，交织器起着很重要的作用，它是实现随机，降低编码相关性的核心。本文主要介绍了三种分组交织器的设计方案，分析了这三种交织器的性能。并根据仿真实验的结果，比较了这三种交织器的特点及其在应用中的选取原则。     

一种新型的长度可变的S-随机交织器的设计*

为了优化Turbo码编码系统中的存储,提出了一种新型的长度可变的S-随机交织器的设计方法,此方法在每次增加交织器长度的迭代中,选择出有助于增加交织器扩展特性的元素及其插入位置,此来获得高扩展特性的交织器。本算法的优点是只需存储一张长度小的交织表,即可以获得任意长度的S-随机交织器,而且时间复杂度低。通过仿真得出,该方法设计的交织器的性能并不比普通的S-随机交织器差。     

基于满二叉树的RA码交织器设计

为提高输入信息较长时重复累积码的编码效率,对重复累积码的交织器进行优化改进。按照满二叉树子节点的奇偶排列方式对交织器的输入序列依次分组,并利用叶子节点对分组信息重新组合获得输出序列,与S随机交织器相比,大大降低输入信息之间的相关性,避免了RA码校验矩阵中I、II类4环的产生,保证了译码的准确性。仿真结果表明,在输入信息序列较长时,改进的交织器编码速度快且误码率远低于行列规则交织器;与S随机交织器相比,改进的交织器可以显著提高编码速率,且在误码率同为1×10-4时约有0.3dB的增益。     

RA码交织器的研究与设计

重复累积码(Repeat Accumulate Code,简称RA码)综合了Turbo码和LDPC码的优点,可以进行线性时间的编码及译码,成为了近年来信道编码技术研究的热点。为了改善重复累积码的性能,对其交织器进行优化设计。在几种常见的交织器的基础上提出了奇偶分组交织器的设计方法,并在AWGN信道下基于BP译码算法完成性能分析。仿真结果表明,奇偶分组交织器优于分组交织器,大大降低了信息序列之间的相关性,同时避免了校验矩阵中两类四环的产生,可以提高信息在信道中传输的可靠性。     

一种并行Turbo译码交织设计方案

并行Turbo译码提高了数据吞吐量,但同时也降低了译码性能.为此,分析并行Turbo译码中的无冲突交织条件,介绍一种行列随机交织器并对其改进,将S-距离规则用于其交织过程,使每列(行)相同位置产生的随机数之间的距离绝对值大于等于S.仿真结果表明,与行列随机交织器相比,改进方案在交织后能提高数据的分散度,增大每个子译码器...     

Turbo码的矩阵描述及其对交织器设计的影响

从信号与系统角度研究了Turbo码编码器的工作原理，并在这一基础上指出了Turbo码交织器设计过程中应注意的一些问题．从信号与系统的观点，Turbo码编码器的输出码字可以看成是零输入响应和零状态响应的叠加，这样可以得出编码器输出码字是由输入信息和几个与编码器结构有关的基本矩阵唯一确定的结论．利用这样的结论，作者讨论了交织器设计过程中满足距离谱特性要求时应遵循的一些设计原则，这样可以更好地了解Turbo码的内部结构以及交织器的重要作用．     

一种基于正弦映射的混沌交织器设计及应用*

移动信道编码中交织器的设计直接影响Turbo码的距离谱和性能,其主要作用是提高低重序列的输出码重和减小译码输出之间的相关性。随机交织器在数据帧较长时性能比较好,通过码序列位置重置实现交织,利用正弦函数的混沌映射有很好的随机性和瞬时正交性的特点,实现了一种新型混沌随机交织器,提高了交织器的误码率性能,并且在伽利略卫星系统中应用达到接近理论值的编码效率和误码率的特性。     

一种用于交织多址系统中的低复杂度的交织方法

针对传统交织多址（IDMA）系统中的交织器问题,提出了一种低复杂度的二维交织方法。该方法基于二维扩频的思想,分别在时域和频域对数据进行交织处理。同时,该方法对所有用户按照时域扩频码进行分组,用户组间采用不同的时域交织器,用户组内采用不同的频域交织器。仿真结果表明,该方法不但可以降低交织器的数量和长度,还可以降低IFFT／FFT操作和频域检测的复杂度。     

Turbo码快速交织算法的性能仿真及其FPGA实现

针对目前交织器存在的时延大的缺陷,设计了一种基于短时延伪随机序列的Turbo码快速交织算法,给出了基于FPGA的硬件实现方案,在时延和性能之间取得较好的折衷。仿真结果表明,该交织算法在不增加Turbo码编译码复杂度的情况下,一次迭代过程交织模块即能减少20%的时间延迟。     

基于非规则方法的并行Turbo交织器研究

为了适应高速率通信系统的发展要求,Turbo码采用并行译码的结构方式来降低时延.然而在并行Turbo码译码中,交织器的随机特性可能会导致多个数据同时写入同一个存储器,这就造成了存储器的访问冲突.分析了Akberto Tarable提出的无读写冲突问题适合任意交织方式的设计原则,该方法用非规则方法解决了访问冲突问题.仿真结果表明了设计方案的误比特性能.     

8:12平衡调制码的设计与实现

在全息存储器中，数据页面通常要求审平衡的，即数据“0”和“1”的个数是相同的，解决该问题的一个有效办法就是采用平衡调制编码技术，根据这种要求，本文给出了一种8：12平衡调制码的编码原理和方法，该码字间的码距为4，因而具有纠错功能，采用本文介绍的方法，比简单的差分方法具有更高的编码效率，相应的编译码电路设计也不复杂，因而具有很强的实用性。     

交织器对Turbo码性能影响

Turbo码又称并行级联卷积码,是一种传输性能好、延时短、精确度高的好码。在Turbo码的应用过程中,交织器可以提高抗突发错误的能力,改变码字在传递过程中的重量分布,保证了传输的可靠性,发挥了极其重要的作用。重点介绍了应用于Turbo码的几种交织器,分析了其工作原理,比较了应用性能,并进行了仿真。经对比发现,伪随机交织器的性能相对良好,有很大的应用空间．     

Reconfigurable address generator for multi-standard interleaver

This paper presents low-complex and novel techniques for designing reconfigurable architectures for multi-standard address generator and interleaver. The emphasis of this work is on hardware re-use, but it also focuses on optimizing the hardware to support multiple standards. A low-cost reconfigurable architecture for address generator and interleaver is proposed which operates in WLAN (802.11a/b/g and 802.11n), WiMAX (802.16e) and 3GPP LTE standards. A simple algorithm and a reconfigurable architecture that eliminates the computationally intricate mod function for LTE, and floor as well as mod function for WLAN/WiMAX, are proposed to reduce the hardware cost as well as implementation complexity. Novel architectures are also proposed to select the increment values for 16-QAM and 64-QAM schemes. A unique configurable subtracting sub-block for each modulation scheme is also presented. Software simulation is carried out to authenticate the functionality of the algorithm. The proposed reconfigurable architectures are realized on FPGA and tested on board. Synthesis results on Spartan-3 FPGA display 66% reduction in FPGA resource utilization and 74% increase in operating frequency compared to the cited address generators. Implementation results on Kintex UltraScale FPGA display a reduction of 34% in resource utilization and 20% in total on-chip power compared to the cited interleavers. This design is also implemented using 45 nm CMOS standard cell technology, and ASIC synthesis results of the reconfigurable address generator exhibit 76.4% improvement in data rate and 52.23% decrease in latency compared to the state-of-the-art address generators. The proposed multimode interleaver also exhibit 60.28% reduction in hardware complexity.     

WCDMA中Turbo码质数交织器的研究与仿真

Turbo码是一种前向信道纠错码。它比卷积码有更高的译码增益,译码性能几乎接近Shannon理论极限,从而在信道的传输中具有更高的可靠性,适用于传输速率较高的业务。它优越的性能引起了人们广泛的关注。但由于Turbo码译码算法相对复杂,造成的译码时延比较大,Turbo码往往不适用于对实时性要求高的业务。WCDMA系统中使用Turbo码传输32khps及以上的业务。文中介绍了WCDMA中所采用的Turbo码编码结构中的质数交织器,利用MATLAB仿真,分析交织长度对Turbo码性能的影响,并通过与其他类型交织器性能上的比较,验证了质数交织器在WCDMA系统中的性能优势。     

Some Results Concerning the Design and Decoding of Turbo-Codes

We consider the following problems related to the construction and analysis of turbo-codes: asymptotic behavior of interleavers (permutors), asymptotic behavior of the minimum distance, and also some examples of practical application of the developed methods to concrete turbo-codes.