SiO_2/SiC界面陷阱对SiC MOSFET开关损耗的影响

位于SiO_2/SiC界面处密度较高的陷阱,不仅俘获SiC MOSFET沟道中的载流子,而且对沟道中的载流子形成散射、降低载流子的迁移率,因而严重影响了SiC MOSFET的开关特性。目前商业化的半导体器件仿真软件中迁移率模型是基于Si器件开发,不能体现SiO_2/SiC界面处的陷阱对沟道中载流子的散射作用。通过引入能正确反映界面陷阱对载流子作用的迁移率模型,利用半导体器件仿真软件研究了界面陷阱对SiC MOSFET动态特性的影响。结果表明,随着界面陷阱密度的增加,SiC MOSFET开通过程变慢,开通损耗增加,而关断过程加快,关断损耗减小;但是由于沟道载流子数量的减少、导通电阻的增加,总损耗是随着界面陷阱密度的增加而增加。     

SiC肖特基栅JFET功率特性的研究

提出了一种新型结构的SiC结型场效应晶体管,采用肖特基接触替代P+型栅区,以降低SiC JFET的工艺复杂度,并提高器件的功率特性。建立了器件的数值模型,对不同材料和结构参数下的功率特性进行了仿真。结果表明,与PN结栅相比,肖特基栅结构可以有效降低SiC JFET的开态电阻;与常规结构的双极模式SiC JFET相比,在SiC肖特基栅JFET的栅极正偏注入载流子,同样可以有效降低器件的开态电阻,折中器件的正反向特性,但不会延长开关时间。     

SiC JFET功率特性的仿真与优化

建立了常关型SiC结型场效应晶体管(JFET)功率特性的数值模型,研究了不同的结构和材料参数对器件功率特性的影响。仿真结果显示,沟道层、漂移层等各层的厚度及掺杂浓度对器件的开态电阻和击穿电压都有明显的影响;采用电流增强层可以明显提高器件的功率特性。研究结果表明,对SiC JFET的结构参数进行优化,可以有效提高器件的优值(FOM)。     

SiC BMFET开关特性的仿真研究

研究了不同栅电流和负载类型的沟槽注入结构SiC BMFET的开关特性。仿真结果表明,栅区注入的少子集中分布在沟道区域,可以有效提升沟道区域的电导率,也有利于器件的快速开关。当栅电流为10 A/cm²时,器件的开态电阻比单极模式下降低了近30%,开关时间为1.76 μs。当负载含电感时,与单极模式相比,双极模式下的开关时间并未明显延长,但电流和电压过冲小得多。     

基于SiC MOSFET的霍尔迁移率在片测试方法

研究了一种霍尔迁移率在片测试方法,通过在片测量反型层电荷密度ns和反型层方块电阻Rs得到反型层载流子的霍尔迁移率。通过在待测芯片上固定一个环形磁体获得一个高强度磁场,并且测试磁体与芯片距离和磁场强度的关系。讨论了反型层电荷密度ns和反型层方块电阻Rs的测试原理和方法,采用多次测量求导的办法,消除了霍尔电压测试过程中由于样品制备和测试系统的原因引入漂移电压,提高了测试精度。基于该方法完成测试平台搭建,并应用该测试平台完成了对SiC MOSFET样品霍尔迁移率的测试,得到了霍尔迁移率随栅极电压变化的关系。     

基于平均迁移率模型的SiC埋沟MOSFET I-V特性

提出了一种SiC隐埋沟道MOSFET平均迁移率模型,并在此基础上对器件,I-V特性进行了研究.采用一个随栅压变化的平均电容公式,并用一个简单的解析表达式来描述沟道平均迁移率随栅压的变化关系.计算漏电流时考虑了埋沟器件的三种工作模式,推出了各种工作模式下的漏电流表达式,并用实验值对模型进行了验证.     

高电流增益SiC BMFET功率特性的优化研究

研究了栅电流及结构参数对SiC双极模式场效应晶体管(BMFET)功率特性的影响。仿真研究的结果表明,SiC BMFET器件的开态电阻和电流增益都会随着栅电流的上升而显著下降。沟道掺杂浓度越低,沟道宽度越窄,双极模式调制器件开态电阻的效果越明显,但同时电流增益会降低。相比于单极模式SiC结型场效应晶体管(JFET),SiC BMFET可以显著提升器件的FOM优值,降低器件功率特性对结构参数的敏感度,同时降低了常关型器件的设计难度。     

基于平均迁移率模型的SiC埋沟MOSFET Ⅰ-Ⅴ特性

提出了一种SiC隐埋沟道MOSFET平均迁移率模型,并在此基础上对器件I-V特性进行了研究。采用一个随栅压变化的平均电容公式,并用一个简单的解析表达式来描述沟道平均迁移率随栅压的变化关系。计算漏电流时考虑了埋沟器件的三种工作模式,推出了各种工作模式下的漏电流表达式,并用实验值对模型进行了验证。     

杂质不完全离化对SiC MOSFET的影响

在分析SiC中杂质部分离化时,考虑了Frenkel-Pool效应,通过求解SiC MOS表面空间电荷区中的一维Poisson方程,提出了一个新的SiC MOSFET反型层薄层电荷(charge-sheet)数值模型.对SiC中杂质不完全离化的研究表明,杂质原子较大的离化能、高的掺杂浓度以及低温会使不完全离化的影响增强,对于SiC MOSFET,杂质不完全离化的影响主要在亚阈区.     

杂质不完全离化对SiC MOSFET的影响

在分析 Si C中杂质部分离化时 ,考虑了 Frenkel- Pool效应 ,通过求解 Si C MOS表面空间电荷区中的一维Poisson方程 ,提出了一个新的 Si C MOSFET反型层薄层电荷 (charge- sheet)数值模型 .对 Si C中杂质不完全离化的研究表明 ,杂质原子较大的离化能、高的掺杂浓度以及低温会使不完全离化的影响增强 ,对于 Si C MOSFET,杂质不完全离化的影响主要在亚阈区     

碳化硅MOSFET电学参数的电容-电阻法评估

阈值电压、栅内阻、栅电容是碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)的重要电学参数,但受限于器件寄生电阻、栅介质界面态等因素,其提取过程较为复杂且容易衍生不准确性。文章通过器件建模和实验测试,揭示了MOSFET的栅电容非线性特征,构建了电容-电阻串联电路测试方法,研究了SiC MOSFET的栅内阻和阈值电压特性。分别获得栅极阻抗和栅源电压、栅极电容和栅源电压的变化规律,得到栅压为-10V时的栅内阻与目标值误差小于0.5Ω,以及串联电容相对栅源电压变化最大时的电压近似为器件阈值电压。相关结果与固定电流法作比较,并分别在SiC平面栅和沟槽栅MOSFET中得到验证。因此,该种电容-电阻法为SiC MOSFET器件所面临的阈值电压漂移、栅极开关振荡现象提供较为便捷的评估和预测手段。     

SiC中基态施主能级分裂对杂质电离的影响

对SiC中基态施主能级分裂对杂质电离的影响,与温度、掺杂浓度和杂质能级深度的关系进行了系统研究.发现只有在高温且掺杂浓度低的情况下,能级分裂的影响很小可忽略不计,其他条件下均需考虑能级分裂因素.随掺杂浓度的增加,能级分裂的影响增强;随温度的升高,能级分裂影响的整体趋势下降,但存在峰值.当杂质能级深度发生变化时,能级分裂的影响显得比较复杂;曲线上的峰值随着能级深度的增加而向高温方向移动,能级越浅峰就越小;并且在高于某一温度时,随能级的加深能级分裂的影响逐渐增强.     

SiC JFET与SiC MOSFET失效模型及其短路特性对比

建立了两种碳化硅（SiC）器件JFET和MOSFET的失效模型.失效模型是在传统的电路模型的基础上引入了额外附加的泄漏电流,其中,SiC JFET是在漏源极引入了泄漏电流,SiC MOSFET是在漏源极和栅极引入了泄漏电流;同时,为了体现温度和电场强度与失效的关系,用与温度和电场强度相关的沟道载流子迁移率代替了传统电路模型所采用的常数迁移率.有关文献的实验结果和半导体器件的计算机模拟（Technology Computer Aided Design,TCAD）验证了两种SiC器件失效模型的准确性.所建立的失效模型能够对比SiC JFET和SiC MOSFET的短路特性.     

Investigation on the Luminescent Properties of SiC

Silicon carbide (SiC) is an excellent microelectronic material used to fabricate high frequency, high temperature, high power and non--volatile memory devices. But due to its indirect band gap, SiC based LED can‘t emit light so efficiently as GaN based LED, so people are eager to seek effective means to improve its luminescence efficiency. Amorphous SiC, porous crystalline SiC, nanometer SiC produced by CVD methods and porous SiC formed by ion implantation are investigated, and great progresses have been gained during the latest few years, which make SiC a promising material for developing OEIC.     

寄生电感对碳化硅MOSFET开关特性的影响

相比于传统的Si IGBT功率器件而言,碳化硅MOSFET可达到更高的开关频率、更高的工作温度以及更低的功率损耗.然而,快速的暂态过程使开关性能对回路的寄生参数更加敏感.因此,为了评估寄生电感对碳化硅MOSFET开关性能的影响,基于回路电感的概念,将栅极回路寄生电感、功率回路寄生电感以及共源极寄生电感等效成3个集总电感,并且从关断过电压、开通过电流及开关损耗等3个方面,对这3个电感对SiC MOSFET开关性能的影响进行了系统的对比研究.研究表明:共源极寄生电感对开关的影响最大,功率回路寄生电感次之,而栅极回路寄生电感影响最小.最后,基于实验分析结果,为高速开关电路的布局提出了一些值得借鉴的意见.     

1.2 kV碳化硅MOSFET瞬态可靠性研究

随着碳化硅MOSFET器件在功率变换领域的广泛应用,碳化硅MOSFET器件的瞬态可靠性问题成为研究热点。文章主要研究了1 200 V SiC MOSFET瞬态可靠性的测试与表征。通过搭建短路和UIS测试通用的测试平台进行实验,对短路和UIS失效机理进行分析。通过对商用器件进行重复性测试,研究器件在两种瞬态可靠性测试下性能退化情况,对器件内部退化机理进行合理的分析。     

GaN n-MOSFET反型沟道电子迁移率模型

在器件物理的基础上,提出了一种半经验的GaN n-MOSFET反型沟道电子迁移率模型.该模型考虑了位错、界面态、光学声子、离化杂质、表面粗糙、声学声子,以及高场对迁移率的影响.模拟结果表明,界面态和位错是影响沟道迁移率的主要因素,尤其是界面态,它决定了迁移率的最大值,而位错密度的增加使迁移率减小.此外,表面粗糙散射和高场散射主要影响高场下载流子迁移率.由此可见,GaN n-MOSFET沟道迁移率的提高依赖于晶体质量和界面质量的提高.     

SiC MOSFET栅极电参数退化机理及耦合关系

栅极一直是SiC MOSFET可靠性研究的重点,栅极老化过程中电参数之间的耦合关系对栅极可靠性研究有至关重要的作用。为此,搭建了能够同时监测阈值电压和栅极漏电流的高温栅偏(HTGB)试验平台。研究了HTGB下阈值电压和漏电流的退化趋势和影响,基于氧化层注入电荷量深入分析了两者之间的耦合关系。结果表明,热应力对载流子隧穿影响较为明显,对陷阱捕获的载流子影响相对较小,而场强则对两者均具有显著的影响。此外,提出了减小阈值电压漂移对SiC MOSFET均流特性影响的方法,指出了栅极漏电流下降现象的本质是栅极陷阱充电,并给出了栅极老化过程中漏电流失效基准值选取的方法。该研究结果为深入理解SiC MOSFET的栅极失效机理提供了理论指导。     

施主能级分裂对SiC基p-MOSFET反型层电荷的影响

通过引进基态施主能级分裂因素,对SiC基p-MOSFET的反型层电荷模型进行了改进。经计算发现,在考虑到能级分裂后反型层电荷面密度降低,并且能级分裂的影响随栅电压绝对值的增加而减弱。在阈值电压处,能级分裂对反型层电荷的影响随掺杂浓度的增加而增强,随温度的提高而减弱,同时也与杂质能级深度相关。在能级分裂影响下阈值电压的绝对值增加,不过增量较小。