智能卡抗DPA的硬件解决方案研究

智能卡在执行算法过程中泄露功耗信息.差分功耗分析(DPA)者利用这些信息就可以分析出加密的密钥,其危害远大于传统的数学分析手段.目前有很多软件的手段来防止差分功耗分析,但这些方法相对比较复杂.本文针对硬件层次的几种防差分功耗分析的方法进行了分析研究.     

智能卡抗DPA攻击的设计与实现

针对智能卡的信息安全不断受到差分功耗分析(DPA)的有效攻击,对智能卡的硬件电路进行了抗DPA攻击的改进设计.分析了DPA攻击的基本原理,并根据DPA攻击智能卡的特点,对智能卡随机数产生器、组合逻辑和时序逻辑电路分别通过添加随机数消耗电路、设置系统中间值和添加互补结构寄存器电路的方法进行改进.结果表明此设计能很好地保证智能卡免受DPA攻击,较普遍通过改进智能卡算术逻辑单元的方法简单有效.     

一种抗DPA的AES的设计

为了防止智能卡在做加密运算时,旁路信息会通过功耗的变化而泄露,提出了一种抗差分功耗分析攻击的方法.首先研究了AES算法的加密规则,然后采用8位的处理器模拟智能卡,在智能卡上实现了对AES算法中的轮密钥加的差分功耗攻击.为了抵抗轮密钥加的差分功耗攻击,文中在算法级别上提出了一种掩码技术,其核心是用不同的随机量对密码运算过程中明文和密钥进行掩码,实验结果表明,该方法成功地抵抗了差分功耗攻击.     

一种抗DPA攻击的DES设计

本文以DES加密算法为例,介绍了差分功耗分析对DES进行攻击的方法,并从硬件设计实现角度提出改进措施以达到抗差分功耗分析攻击的效果。     

一种抗DPA攻击的DES设计

DES是中国信息传递领域中通常采用的密码算法，在金卡工程中得到广泛应用．文中分析了DES算法的加密和解密规则，介绍了差分功耗分析对DES进行攻击的方法，并从设计实现角度提出改进措施以达到抗差分功耗分析攻击的效果．     

基于FPGA平台的抗DPA攻击电路级防护技术研究

随着现场可编程门阵列（FPGA）芯片在安全领域上的广泛应用,有关FPGA密码芯片的抗（DPA）研究也越来越受关注,但目前的研究成果大多针对智能卡的安全防护。在研究各种电路级安全防护技术的基础上,采用硬件宏的方法将双轨和预充电技术应用于FPGA芯片的数据加密标准算法（DES）硬件结构,通过DPA攻击实验后发现,未加防护措施的DES加密系统难以抵御DPA攻击,而加防护措施的加密系统具有抗DPA攻击的能力。     

对智能卡进行微分功耗分析攻击的方法研究

详细阐述了对通用密码系统实施微分功耗分析攻击(DPA)的理论基础和对DES算法攻击的特定理论，并提出了对DPA的改进算法。在分析功耗信号的噪声特点以后，提出了一个信噪比(SNR)的建模方法和相应理论的证明。最后，给出了算法的一个实验结果。     

智能卡RSA算法DPA的攻击与防御

智能卡在执行算法过程中会泄露一些能耗信息,采用差分能量分析(DPA)利用这些信息可以分析出加密的密钥,其危害远大于传统的数学分析手段.本文对算法级DPA攻击RSA算法方法和已有的算法级防止DPA攻击方法进行了研究,并在此基础上提出一种三重掩盖法来全面防御针对RSA算法的DPA攻击,且进行了仿真,效果明显.     

针对智能卡的断电式功耗分析攻击

针对智能卡采用个人身份码和密码算法双重保护机制,提出一种截断电源式的功耗分析方法,突破个人身份码的输入次数限制,通过穷举搜索获取个人身份码.并利用差分功耗分析技术,在40000个明文样本的情况下,攻击得到原型智能卡中DES密码的密钥.     

基于FPGA加密芯片的DPA实现与防御研究

差分功耗分析是破解AES密码算法最为有效的一种攻击技术,为了防范这种攻击技术本文基于FPGA搭建实验平台实现了对AES加密算法的DPA攻击,在此基础上通过掩码技术对AES加密算法进行优化与改进。通过实验证明改进后的AES算法能有效的防范DPA的攻击。     

智能卡差分能量分析实验平台实现与数据优化

随着密码学和密码芯片的广泛应用,针对密码芯片的攻击也日益增多.差分能量分析（Differential Power Analysis,DPA）攻击是最常见的一种侧信道攻击方法.DPA攻击者无须了解加密算法的具体细节,而只通过密码设备的能量迹分析即可破解出设备的密钥.因此,研究DPA攻击十分必要.实现了智能卡DPA实验系统,并对于此系统的能量迹测量数据进行优化处理,从而更有利于针对此类攻击的分析和相应防御措施的设计.     

防DPA攻击的标准单元库的设计与实现

给出了一个功耗恒定标准单元库的设计实现方法,并利用该标准单元库实现了DES密码算法中的S-盒。实验结果表明,这种标准单元库能够很好地起到防DPA攻击的作用。     

一种新型的抗DPA攻击可配置逻辑结构

DPA(Differential Power Analysis)攻击的强度取决于芯片电路功耗与所处理的数据之间的相关性以及攻击者对算法电路实现细节的了解程度.本文结合动态差分逻辑和可配置逻辑的特点,提出了一种具有抗DPA攻击能力的双端输出可配置逻辑(DRCL:Dual-Rail Configurable Logic)....     

智能卡SPA＆DPA攻击

智能卡是一种可防止被入侵设计的设备，为了防止攻击者藉由边际信道泄漏信息，如功率消耗、执行时间、故障时的输出与输入行为、电磁辐射、功率尖峰情形等信息攻击智能卡，必须采取一些防备措施。本文主要介绍攻击智能卡的简易功率分析（SPA），微分功率分析（DPA）。这些技术已被广泛地使用于窃取智能卡保护数据的技术上，提供这些技术的概略性观念，使我们知道问题所在，进一步想出对策，促使我们设计出更安全的智能卡。     

功耗分析研究平台及其应用

文章提出并实现了一种功耗分析研究平台，该软件平台具有精度高，模拟速度快等特点，并且在这个平台上实现了基于汉明差的差分功耗分析。为今后的功耗分析及抗分析的理论研究提供了必要的基础和参考。     

基于硬件控制器的乱序执行抗差分功耗攻击AES芯片

本文描述了一款通过硬件控制器实现乱序执行以抵抗差分功耗攻击（DPA）的AES 芯片。 该芯片实现了高级加密标准（AES）中规定的加密和解密算法。芯片采用细粒度数据流结构, 动态发掘了算法中的字节粒度操作的并发性。文章提出了一个新颖的电路,暂存-匹配-转发 单元（HMF）,作为乱序执行的基本控制结构,将并行的操作以乱序的方式执行。该芯片已 在中芯国际（SMIC）180 纳米工艺下流片。功能测试的结果表明,128 位密钥长度下加密一 组明文的平均功耗为19nJ,裸片面积为0.43mm2。芯片抗功耗攻击的能力通过一个实际攻击 平台进行了评估。实际测试结果表明,在乱序执行情况下,在64000 条样本功耗曲线下无法 识别正确密钥。和确定操作顺序的情况相比,本文提出的通过硬件控制器实现乱序执行的方 法将破解成本至少提高21 倍。     

智能卡系统及应用

本文对智能卡及其应用系统进行了系统的描述。具体阐述了智能卡的功能特点,国内外智能卡现状,智能卡种类和原理以及智能卡系统在各领域中的应用,并给出了具体应用实例。     

智能卡安全技术研究

分别从4个不同的方面对智能卡的安全技术进行了研究。首先，从防范内部攻击和防范外部攻击2个方面对目前智能卡领域存在的潜在威胁及其相应防范措施进行了报告；其次，简要介绍了信息安全技术中的2种密码体制：对称密码体制和非对称密码体制及其相应算法；再次，从智能卡芯片安全技术和智能卡卡基安全技术2个侧面对硬件安全技术进行了研究；最后，从在智能卡领域具有典型应用的鉴别、数字签名和证书3个方面对软件安全技术进行了研究。     

智能卡数据安全技术的研究

智能卡操作系统应兼顾开放性和安全性的要求,使用完备的安全协议,具有较强的抗攻击能力和适应性。同时还应实现编程的功能模块化,具有功能增减的灵活性,以适应现在和将来的不同应用,尤其对多功能卡而言更应如此。本文从智能卡操作系统的角度阐述了有关保障智能卡数据安全的方法,对可能遇到的问题和进一步的优化做了详细的讨论。