机载雷达频综器的相位噪声及其对杂波下能见度的限制

雷达频综器在机载条件下由于载机的振动,其输出相噪将严重恶化,从而使动显雷达在杂波下能见度显著变坏,极大地影响到对活动目标的检测.本文对相噪恶化的原因进行了分析,并得出在目前条件下晶振减振仍是唯一可行的避免相噪进一步恶化的有效措施的结论.     

K波段低相位噪声频率综合器的设计与实现

采用双锁相环混频设计方案,设计了一种低相位噪声频率综合器,实现了单锁相环难以实现的低相位噪声指标。在系统理论分析的基础上,优化了电路布局,实际的电路尺寸为45.0 mm×30.0 mm×12.0 mm,实现了小型化K波段低相位噪声频率综合器。对频率综合器电路进行了测试,输出信号相位噪声为 -95 dBc/Hz @1 kHz和 -99 dBc/Hz @≥40 kHz,杂散为-72 dBc,完全满足设计指标的要求。     

数字化频率综合器的相位噪声分析与估算

利用随机过程理论计算了数字化频率综合器中各个量化噪声，并在假设各等效量化噪声相互独立前提下得出了输出相位噪声值，同时给出在不同采样率和不同数字电路精度情况下输出相位噪声变化，并得出了一般性结论。     

捷变频低相噪X波段频综设计技术

介绍一种低相噪、捷变频Ｘ波段频率综合器设计方法，并进行理论分析、计算，最后给出测试结果。     

机械雷达频综器的相位噪声及其对杂波下能见度的限制

雷达频综器在机械条件下由于载机的振动,其输出相噪将严重恶化,从而使动显雷达在杂波下能见度显著变坏,极大地影响地对活动目标的影响。本文以相噪恶化的原因进行了分析,并得出在目前条件下晶振减振仍是唯一可行的避免相噪进一步恶化的有效措施的结论。     

高速低相位噪声VCO设计

压控振荡器已经成为当今时钟恢复电路和频率合成电路中不可缺少的组成部分。本文分别从压控振荡器的振荡频率和相位噪声两个角度，详细阐述影响VCO性能的因素，并提出相应的改进方法。     

间接式低相噪频率综合器

文章介绍了S波段低相位噪声,快捷变频的间接式频率综合成的设计、方案、及研制情况,并给出测试结果及有关数据和优缺点。     

一种宽带低功耗低相位噪声的双模预分频器

本文设计了应用SCL、TPSC和CMOS静态三种类型的触发器配合工作的新型双模预分频器。与传统使用单一种类型触发器的双模预分频器相比,该双模预分频器更容易获得高速、宽带、低功耗和低相位噪声的性能。为了验证此设计的性能,采用了SMIC 0.18um CMOS 工艺流片实现。在电源电压为1.8V的条件下测试,此双模预分频器的工作频率范围从0.9 GHz 到 3.4 GHz ;当输入信号为 3.4 GHz时,其功耗为2.51mW,相位噪声为-134.78 dBc/Hz @ 1 MHz. 其核心面积为 is 57um*30um。鉴于其良好的性能,可以应用于许多射频系统的频率综合器中,特别在多标准无线通信系统中。     

低相位噪声微波频率合成器的研究

本文讨论了在采用等效微波单环的情况下,如何实现低相位噪声的理论及具休措施。实施方案采用了窄带VCXO环、低噪声倍频源,微波宽带晶体管机械调谐VCO和ECL程序分频器,实现了C波段上两种方案的锁相与频率合成。本文还结合电路实际,提供了一种使相噪最佳的办法,并明确给出了各主要部分对合成器总噪声贡献的综合性曲线,使合成器的相位噪声指标与理论值趋于一致,并达到国内先进水平     

Ku波段宽带低噪声雷达频率源的研制

介绍一种低相噪、低杂散、宽带的雷达频率合成器方案的设计和实现,该方案采用超低相噪模拟锁相环芯片,并采用双环环内下混频结构,通过对环路滤波器的精心设计,大幅度改善相位噪声和杂散性能。给出设计过程及测试结果。实验证明该方案是成功的,达到的主要技术指标为:输出频率12.8~14.8 GHz,相位噪声-90 dBc/Hz@1 kHz,杂散-55 dBc,步进间隔50 MHz。     

Ku频段低相噪捷变频频率综合器设计

介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。     

一种小步进、低相噪频率合成器设计

综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

一种低噪声快速转换频率合成器的设计与实现

介绍了一种低相位噪声、快速转换频率合成器的设计与实现,采用DDS、变带宽、频率预置等多种措施,频率转换时间〈80μs,并对实验结果进行了分析讨论。实验结果表明,该合成器相位噪声具有良好、锁定时间短,适合在超短波电台中应用。     

C波段宽带低噪声频率源的研制

介绍了利用锁相环和混频技术,实现C波段低相噪跳频源的方案,该方案通过两个环路同时实现跳频及混频,步进36MHz,输出频率4428~5220MHz,具有低相位噪声,低杂散等特点。和以往锁相频率合成的不同之处在于:以往混频时采用主环信号4428~5220MHz作为混频器的RF端,而本方案为可以充分抑制辅环杂散,通过放大器将主环信号放大作为混频器的本振LO端。测试结果表明达到系统对项目的指标要求,该频率合成方案是可行的。     

小型化Ka波段低相噪、快速频率捷变合成器

采用上变频方案设计研制了Ka波段低相位噪声、快速频率捷变频率合成器,其工作频率29.2 GHz～29.7 GHz,跳频点数51点,频率间隔10 MHz,跳频速度小于10 μs,相位噪声(1 kHz)小于-84 dBc/Hz,采用表面安装和多层布线技术,整机体积大大减小,达到了小型化要求.     

一种小型化低相噪S波段直接频率合成器

随着现代雷达技术的不断发展,对频率合成器的相位噪声、杂波抑制和跳频时间提出了较高的要求,而且还要求其体积小、重量轻.本文介绍一种高性能的S波段直接频率合成器的设计方法,它具有相噪低、杂散小、体积小、捷变频等特点.文中给出了实验结果：在S波段,偏离载波645 Hz时其相位噪声优于-120 dBc/Hz,杂散抑制达到70 dBc,变频时间小于2μs,可满足现代雷达的要求.     

选择低相位噪声频率合成器的最佳带宽

从分析频率合成器的相位噪声入手，研究并给出了线性近似条件下，低相位噪声频率合成器的最佳环路带宽的选择方法，并用Ｖｉｓｕａｌ　Ｃ＋＋开发软件进行计算机辅助分析和验证。