高速低功耗FPGA的应用设计

现场可编程序门阵列（FPGA）是开发专用集成电路的有效手段，本文提出了一种基于Actel FPGA的高速、低功耗的应用设计技术，实践证明，效果良好。     

多媒体SOC芯片的低功耗设计

从集成电路功耗原理出发,分析了CMOS电路功耗的来源,从集成电路设计的系统级、算法级、架构级、电路/门级以及工艺/器件级五个抽象层次出发,整理、总结了当前主要的低功耗设计方法,并在实际的移动多媒体处理应用SOC芯片设计中,平衡产品成本、设计复杂度、设计环境等多种因素,确定并应用了适合设计对象的低功耗设计方法的组合.通过对于样片功耗的测试分析,低功耗设计方法(组合)取得了预期的效果,实现了较低的动态功耗与很低的静态功耗.     

高速低功耗FPGA的应用设计

现场可编程序门阵列（ＦＰＧＡ）是开发专用集成电路的有效手段，本文提出了一种基于Ａｃｔｅｌ ＦＰＧＡ的高 速、低功耗的应用设计技术，实践证明，效果良好。     

低功耗的IGLOO系列FPGA

IGLOO系列FPGA的静态功耗仅为5μW。在IGLOO FPGA中，Cortex—M1核在静态模式下仅消耗24μA，在睡眠模式下更低至3μA。IGLOO采用创新的Flash Freeze模式，使到器件可在保存SRAM和寄存器数据的同时简便地进入或退出超低功耗模式，并将静态电流降至20μA。     

一种低功耗图像压缩芯片的设计与实现

设计实现了一款低功耗小面积的JPEG图像压缩芯片.该压缩芯片采用4×4分块方式,每个4×4块的一维DCT运算只需要1次乘法.二维DCT中间转置结构采用一种新颖的实现方式,与传统的实现方式相比,减少了37.5％的延时和51％的面积.设计的电路采用UMC18工艺流片实现,芯片的面积和功耗分别为0.46 mm2和0.9 mW.测试结果显示,该图像压缩芯片可以在实现较高压缩比(大于80％)的同时获得较好的图像质量(PSNR大于30 dB).     

一种低功耗时钟芯片的设计与实现

本文讨论了一种低功耗时钟芯片的设计与实现。通过分析CMOS电路功耗产生原因,给出了详细的低功耗实现方案。流片后测试表明该芯片工作电流0.17mA,满足低功耗要求。     

高速低功耗FPGA的应用设计

现场可编程序门阵列(FPGA)是开发专用集成电路的有效手段,本文提出了一种基于Actel FPGA的高速、低功耗的应用设计技术,实践证明,效果良好.     

Eclipse II超越传统FPGA 瞄准低功耗设计

由于高性能FPGA具有高功耗的缺点，因此长期以来，被一些对功耗敏感和不易散热的应用拒之门外。这迫使许多设计者不得不选择昂贵的ASIC设计、带有内存的小容量CPLD 配套存贮器，或者选择ASSP的Rube Goldbergian阵列 带可定制逻辑块的标准部件的PLD 独立RAM的解决方案。     

超深亚微米导航SoC芯片的低功耗策略

作为导航技术发展的主要方向之一,导航 SoC 芯片的功耗对系统各方面有巨大的影响。本文对 SoC 芯片的动态功耗、静态功耗和存储器功耗从原理上进行了分析,并从系统级、行为级、RTL 级、门级和物理级分别研究了低功耗设计实现技术。     

IGLOO——业界极低功耗的FPGA

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功牦迅速增加,而功耗增加义将导致芯片发热量的增大和可靠性的下降.因此,功耗已经成为深亚微米集成电路设计中需要考虑的一个重要因素.为了使产品更具竞争力,工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求.     

低功耗设计技术

前言 随着系统功率预算的不断紧缩，迫切需要新型低功率元器件。对通信基础设施而言，电路板冷却、机箱体积小型化以及系统可靠性在系统设计中都起着重要的作用。对ｅ－应用，电池寿命、热耗散和小体积尺寸是主要的设计难点。选用智能器件，辅以正确的设计技巧增加了符合功率预算的可能性。尽管可编程逻辑器件（ＰＬＤ）有很好的性能，然而却以牺牲功耗为代价。Ａｃｔｅｌ公司的抗熔断型ＦＰＧＡ提供低功耗且高性能应用的理想解决方案、本文涵盖Ａｃｔｅｌ ｅＸ系列以及ＳＸ／ＳＸ—Ａ系列器件，详细描述了器件的结构特点与设计技巧。抗熔断…     

具有低功耗意识的FPGA设计方法

在线座谈（Online Seminar）是中电网于2000年推出的创新且爱务,通过“视频演示＋专家解说＋在线问答”三位一体相结合的形式,充分发挥网络平台的便捷性。实现了先进半导体技术提供商与系统设计工程师的实时互动交流,其形式和内容都广受电子行业工程师的好评。本刊每期将挑选一些精华内容整理成文,以飨读者。欲了解更多、更详细的内容,敬请登录http：／／seminar．eccn.com。     

FPGA芯片的节能设计技术

本文的侧重点在于讨论那些用于减少功耗的设计技术，这些设计经验及设计规则包括了设计周期中不同的几个方面，包括在系统级、寄存器传输级（RTL）及低层等几个方面的技术。     

集成电路低功耗设计

集成电路的低功耗和散热设计是ASIC(专用集成电路)芯片发展中比较突出的问题。文中从理论上对由于寄生负载电容进行充放电、漏电流和亚阈电流造成的集成电路功耗进行了探讨,从而找出降低集成电路功耗的多种方法。     

基于NS115实现低功耗计算机系统

互联网的发展,移动终端设备的普及加速了智能移动终端设备的更新换代,以ipad为开端的智能平板电脑市场带来了人们新的应用体验需求,平板电脑市场也在逐年快速递增。主控芯片作为平板电脑的核心部件,直接影响品牌厂商进行更高性能与体验的提升。国内芯片设计厂商作为产业链上游,通过自身研发能力的提升与长时间的积累,目前与国际芯片设计厂商在性能上已经基本一致,     

基于FPGA的脉冲分配器芯片化设计

介绍了一种利用ALTERA公司现场可编程芯片设计的步进电机脉冲分配电路模块，结合实例详尽叙述了开发软件及其设计输入方法。     

低功耗芯片分析与研究

低功耗芯片技术已经纳入纳米尺度,功率增长已逐渐成为制约芯片发展的主要问题。低功耗芯片的实现是一个系统工程,需要考虑优化器件,系统和电路在功率和性能过程之间的平衡。目前,大多数低功耗技术难以从根本上解决芯片发展的功率问题,这在一定程度上影响了纳米级芯片的发展。首先,简单分析低功耗芯片,然后分析超低功耗芯片技术、器件结构和设计。     

部分ADSL功能专用芯片的设计及其FPGA验证

本文介绍了作者设计的完成ADSL初始化过程和FFT/IFFT模块的专用芯片组织结构及其设计方法,并且用FPGA验证了整个设计,取得了预期的效果,为今后开发具有自主知识产权的ADSLASIC芯片迈出了第一步。     

适用于便携式产品的低功耗IGLOO系列FPGA

低功耗的IGLOO系列FPGA在Flash工艺的ProASIC3FPGA基础上，采用了多种功率优化技术和130nm工艺，使静态功耗降至5uW，可延长便携式应用的电池寿命达5倍，满足了便携式应用对功耗的严苛要求。IGLOO系列FPGA支持1．2V电压，具有多种功率模式以优化功耗，包括Flash＊Freeze模式、低功耗工作模式和睡眠模式。在Flash＊Freeze模式下，Flash＊Freeze技术能够节省功耗，无须关断电源，同时维持FPGA的内容。I／O处于三态，SRAM和寄存器内容得以保存，但时钟不翻转，I／O、JTAG引脚和PLL不会消耗功率，设计人员还能利用Flash＊Freeze引脚在1μS之内迅速及简便地进入或退出特殊的低功耗模式。     

欧胜现已推出其迄今最响亮和体积最小的音频中枢芯片为平板电脑和智能手机市场提供最低功耗和最大音量

英欧胜微电子有限公司日前宣布推出其最响亮且体积最小的音频中枢（AudioHub）芯片WM1811。此款新型超低功耗立体声音频中枢专为提供延长的电池寿命及丰富的音频质量而设计。WM1811定位于富有多媒体功能的智能手机及其他便携设备中的MP3音乐和视频回放,如平板电脑、电子书阅读器和媒体播放器。