24 bit高精度数据采集系统接口电路的FPGA实现

采用VHDL语言设计，用FPGA解决了GS5381与DSP之间接口电路复杂、难以实现的问题。完成了多路模拟信号的同步高精度模／数转换、数据预处理、中断、数据缓存等电路的设计。本方案外围电路结构简单可靠，特别适用于高精度数据采集系统中，而且可以根据需要易于对系统进行扩展，有一定的通用性。实际应用系统中，输出信号的动态范围接近100dB，在弱信号的测量中，有很高的推广价值。     

24位A/D转换器CS5381及其在高速高精度数据采集系统中的应用

CS5381中Cirrus Logic公司生产的120dB、192kHz高性能立体声24位∑-△A／D变换器，文中介绍TCS5381的性能特点及其在高速高精度采集系统中的应用，给出了由两片CS5381和DSP、FPGA及FIFO存储器构成的四通道并行数据采集系统的设计方法和测试结果，该系统在混场源电磁法接收机中已经得到了很好的应用。     

高精度数据采集仪的实现与研究

为了满足地震观测领域的数字地震设备的高精度要求,介绍了一种采用具有高动态范围的24位∑-ΔA/D芯片CS5321/5322作为模数转换器,以当前流行的浮点型数字信号处理器(TMS320VC33)为核心处理器的高精度数据采集仪.结果测定,系统的分辨率达到了19.5位,实践证明该电路稳定可靠,达到国外同类产品的水平,而价格不到国外产品的30%,具有较高的应用价值.     

基于USB接口的便携式数据采集系统的设计

为了设计一种便于野外使用的数据采集器,文中研究基于USB接口的便携式数据采集器的系统组成,并进行工程实现。该数据采集系统采用两路14位40MHz的A/D变换器,利用VHDL语言完成了FPGA的逻辑设计与综合,从而实现对FIFO的读写时序控制与USB控制器之间的数据传输,并给A/D提供要求的时钟。利用VC 应用程序设计数据采集系统的控制界面,对采集的数据进行存储,用动态波形显示进行回放等,并有良好的人机界面。     

电路交换域数据采集系统的FPGA设计

随着大数据应用的发展,从电路交换域获取数据也是丰富海量数据库的一个重要途径。为了提高电路交换域数据采集的效率,丰富采集手段,结合电路交换域数据通信的特点以及数据组包的要求,提出了一种基于FPGA实现电路交换域数据采集的设计方案,给出了FPGA的数据采集模型,并对该模型的组成模块进行了详细阐述,实现了数据从电路交换域到分组交换域的自动转换。测试结果表明,该数据采集系统丰富了时分复用线路数据采集的效率,实现了预期的功能。     

基于FPGA和MC35I的远程数据采集系统

数据采集系统一般采用CPU控制,有线传输,成本较高,监控距离受限,故很难达到多路数据采集的实时性,因此考虑采用硬件直接控制,实现实时数据采集,并充分利用现有的网络通信资源,达到成本较低的无线远程监控目的。提出了采用由FPGA（现场可编程门阵列）控制多路A／D转换和数据存储,并采用GPRS（通用分组无线电业务）网络数据传送方式的设计方案,介绍了其硬件组成和信号流程,阐述了主要软件模块的实现过程。目前该系统已应用于某污水处理系统。     

基于ADμC834单片机的高精度数据采集系统设计

介绍了一种多路高精度数据采集电路系统,电路以ADμC834单片机系统为核心,采用单片机内部的主通道24位ADC(A/D转换器)和辅通道16位ADC,多通道利用模拟开关切换实现,异步串行通信采用TL16C550,可以将串口的波特率提高到5 Mbit/s(5 V供电),接口采用RS-485标准。介绍了主要硬件原理和数据采集程序。     

基于FPGA的嵌入式系统PS/2接口的实现

实现了一种通过FPGA来扩展微处理器SEP3203的PS/2接口的软硬件结合的方法.嵌入式处理器模拟出的I/O口时序受到各种因素的影响,纯软模拟结果无法保证符合PS/2传输协议,这将增加编程的复杂度,并且破坏程序的可移植性.通过软件和FPGA的结合,保证了PS/2接口收发数据的精确性和可移植性,并为上层提供了PS/2接口的嵌入式系统驱动.经过在PC机上ARM ADS软件环境下测试,响应延时小于200 μs,完全符合协议标准.     

基于FPGA的高速数据采集系统的设计

目前,在数据采集系统的硬件设计方案中,有采用通用单片机和USB相结合的方案,也有采用DSP和USB相结合的方案,前者虽然硬件成本低,但是时钟频率较低,难以满足数据采集系统对速度要求;后者虽然可以实现高速传输,但DSP价格过于昂贵。而利用FPGA和USB接口芯片结合的方案,具有功耗低、时钟频率高、速度快、效率高、组合形式灵活等特点,是单片机和DSP所无法比拟的。     

基于AT89S52多路数据采集系统的设计

针对采集精度低、主控芯片资源占用大,采集速度慢等问题设计了一种多路数据采集系统。系统采用AT89S52单片机为核心,四路24位A/D负责数据采集任务。系统可根据不同的需要对这些数字量进行相应的计算和处理,得到所需的数据,并将这些计算结果反馈给用户或被控系统,达到监测和控制的目的。实验结果表明:系统具有硬件电路简单、采集精度较高、实时显示等优点。     

基于FPGA器件的LED显示接口

基于FPGA器件设计的可以任意设定的LED数码管显示接口可根据显示需求,硬件实现二进制码到其他进制码的转换输出,无需MCU软件控制,速度快,能很好的应用于高速测量显示领域。另外,A/D采样值到电压值的转换,由FPGA内部构造的硬件电路计算完成,无需查表,可大大节省硬件资源开销,设计简单,具有很高的实用价值。     

利用80C196KB片上A/D转换实现的高精度数据采集系统

本文介绍了利用80C196KB片上集成的A/D模块完成了高精度的数据采集系统。系统硬件上考虑了输入模拟信号的接口电路，软件上采用了四字节的浮点运算，并对非标准的参考电压进行了修正，最后通过实验对结果的精度进行了进一步的提高。系统最终对直流电压信号测量的相对误差在0.5％以内，绝对误差不超过0.02V。     

高速图像数据采集与处理系统的硬件设计

一种基于DSP芯片TMS320C5410的高速数据采集与处理系统,能够快速地完成大容量数据获取,系统的核心部件为DSP和可编程逻辑器件CPLD,主要电路包括图像信号视频预处理电路、同步分离电路、A/D转换电路、DSP处理器的I/O接口电路、系统电源电路等,其电路简单、可靠性好、具有一定的通用性。     

基于FPGA的VGA控制模块设计

论述了基于FPGA(Field Programmable Gate Array)的实时图像处理系统中VGA(Video Graphics Array)显示控制模块的设计方法.对存储在SRAM中的ITU-656格式的图像数据进行D/A(Digital to Analog)转换,用VHDL编写了对THS8134的控制信号和VGA显示的水平、垂直同步信号.该设计在整个系统中进行了联调,经验证,能正确实时地显示图像.     

基于CPLD实现DSP的UART设计研究

为了实现具有同步串口的DsP(数字信号处理器)和异步串行设备之间的连接,介绍一种采用可编程逻辑器件CPLD实现UART的方法,将UART的核心功能集成到CPLD上.该设计包括UART的发送器、接收器和波特率发生器以及数据锁存器,所有的功能模块都采用VHDL语言编程实现.测试结果表明所设计的UART能够实现同步串口的DSP与异步串行通讯接口之间可靠且准确的通讯.