一款W波段GaN HEMT高谐波抑制八次倍频器MMIC

报道了一款采用0.1μm GaN HEMT工艺制作的W波段八次倍频器芯片。该芯片集成了3个二次倍频器和1个驱动放大器。二次倍频器采用有源平衡电路结构以实现较好的功率输出和有效的基波和奇次谐波抑制;驱动放大器采用单级负反馈电路结构,在实现良好输入输出匹配的同时兼顾增益平坦度。最终实现的八次倍频器芯片3 dB工作带宽为16 GHz(84～100 GHz),输出功率大于13 dBm,谐波抑制度大于40 dBc,带内谐波抑制度大于60 dBc。芯片面积3.6 mm×1.7 mm。     

基于平面GaAs肖特基二极管的220 GHz倍频器北大核心CSCD

设计和制造了一种高效高功率的220GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210～230GHz的频带范围内,220GHz倍频器在20mW固定功率输入条件下测试,功率输出大于0．5mw;在100mw固定功率注入时,整个20GHz频带范围内功率输出大于2．1mW,在214GHz处输出峰值功率5mW,效率为5％。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

基于平面GaAs肖特基二极管的220 GHz倍频器

设计和制造了一种高效高功率的220 GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210~230 GHz的频带范围内,220 GHz倍频器在20 mW固定功率输入条件下测试,功率输出大于0.5 mW;在100 mW固定功率注入时,整个20 GHz频带范围内功率输出大于2.1 mW,在214 GHz处输出峰值功率5 mW,效率为5%。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220 GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

宽带毫米波四倍频器

对毫米波宽带四倍频器的设计方法并进行了理论分析及计算仿真。介绍了利用平衡式结构对奇次谐波进行抑制,从而实现宽带偶次倍频的原理,提出了选择肖特基二极管的原则。利用HFSS仿真和优化电路结构,采用微带线鳍线结构实现了宽频带的毫米波二倍频器。在此基础上,采用两级倍频的方式实现了宽带毫米波四倍频器。设计的Ka波段毫米波四倍频器输入频率6.625～10 GHz,输入功率为10 dBm时,在26.5～40 GHz频率范围内,输出功率大于10 dBm,对三次和五次谐波的抑制大于20 dBc。     

110GHz阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a的110GHz三倍频器,通过两个芯片反向并联形成了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS和ADS联合仿真,在频率为31~44GHz,功率为20d Bm的驱动信号激励下,三倍频器输出频率大于7d Bm,最大输出功率为9.1d Bm@105GHz。     

110GHz 阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a 的110GHz 三倍频器,通过两个芯片反向并联形成 了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入 过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS 和ADS 联合仿真,在频率为31~44GHz,功率为20dBm 的驱动信号激励下,三倍频器输出频率大于7dBm,最大输出功率为 9.1dBm@105GHz。     

基于片上肖特基二极管的高功率三倍频器设计

提出了一种基于片上集成电容工艺和带阻滤波结构的高功率三倍频器设计方法。在倍频器输入端,首先对倍频器二极管的直流偏置馈电部分进行改进,在梁式引线结构基础上结合二氧化硅（S_iO₂）工艺实现了片上集成电容,同时解决了三倍频器的直流馈电和射频接地问题,实现电路功能集成的同时也提高了模型仿真精度。此外,在二极管的输入端采用带阻滤波器结构替代传统的低通滤波结构,在保证倍频器性能的同时进一步简化倍频器结构复杂度和尺寸。为进行验证,设计并加工测试了两款中心频率分别为110 GHz和220 GHz的双路功率合成三倍频器。实际测试结果表明,在输入功率500 mW条件下,110 GHz三倍频器的输出峰值功率达到了140 mW,峰值效率接近30%,带宽超过15 GHz;在输入功率300 mW条件下,220 GHz三倍频器的输出峰值功率达到了45 mW,峰值效率达到15%,带宽为15 GHz。两款倍频的测试结果均有优秀表现,验证了设计方法的有效性。     

200～220 GHz平衡式高效率二倍频器

基于GaAs肖特基势垒二极管(SBD)芯片,研制了工作频率为200～220 GHz的二倍频器。采用抑制奇次谐波的平衡式电路拓扑结构以提高转换效率;采用击穿电压为-9 V的GaAs SBD并结合多阳极结结构芯片以提高输出功率;采用低阻微带线以减小波导短路面处的阻抗失配;采用三维电磁场仿真与谐波仿真结合的方法对二倍频器进行仿真。制作了二倍频器样品并对其输出功率、转换效率以及高/低温特性进行测试。测试结果表明该二倍频器在200～220 GHz的转换效率均大于10%,在215 GHz下实现了13.5 mW的输出功率和23.6%的转换效率。该二倍频器具有宽频带、高转换效率以及高/低温工作稳定等特点,可应用于下一代太赫兹通信、雷达等设备。     

GaAs pHEMT工艺6～18GHz有源倍频器MMIC

基于GaAs pHEMT工艺,设计了一个6～18 GHz宽带有源倍频器MM IC,最终实现了较高的转换增益和谐波抑制特性。芯片内部集成了输入匹配、有源巴伦、对管倍频器和输出功率放大器等电路。外加3.5 V电源电压下的静态电流为80 mA;输入功率为6 dBm时,6～18 GHz输出带宽内的转换增益为6 dB;基波和三次谐波抑制30 dBc。当输出频率为12 GHz时,100 kHz频偏下的单边带相位噪声为-143 dBc/Hz。芯片面积为1 mm×1.5 mm。     

一种螺旋巴伦结构的毫米波二倍频器MMIC设计

基于GaAs肖特基二极管工艺,研制了一款无源毫米波二倍频器单片微波集成电路(MMIC).该电路的拓扑结构包含并联二极管对,输入巴伦和输入、输出匹配电路,其中输入巴伦为螺旋型Marchand巴伦,使电路输入输出端具有奇偶次谐波相互隔离的特点,不仅抑制了输出奇次谐波,而且增加了线间的耦合,显著减小了芯片的面积.在设计软件对电路进行仿真优化的基础上,经过实际流片并对芯片进行了测试,实现了输入功率为15 dBm时,输出频率在44～60 GHz处,输出功率大于-1 dBm,变频损耗小于16 dB,对基波和各次谐波抑制度大于30 dBc的技术指标.芯片实际尺寸为1.45 mm×1.1 mm.     

基于InP HBT工艺的高功率高谐波抑制W波段宽带八倍频器MMIC

基于0.7μm InP HBT工艺,设计实现了一种高功率高谐波抑制比的W波段倍频器MMIC。电路二倍频单元采用有源推推结构,通过3个二倍频器单元级联形成八倍频链,并在链路的输出端加入输出缓冲放大器,进一步提高倍频输出功率。常温25℃状态下,当输入信号功率为0 dBm时,倍频器MMIC在78.4~96.0 GHz输出频率范围内,输出功率大于10 dBm,谐波抑制度大于50 dBc。芯片面积仅为2.22 mm²,采用单电源+5 V供电。     

340 GHz GaN大功率固态倍频链

随着太赫兹技术的应用和发展,对大功率太赫兹固态源的需求愈加迫切。文中基于GaN肖特基二极管(SBD)工艺设计并制造了具有高功率输出的170 GHz和340 GHz太赫兹倍频器,实现了340 GHz大功率太赫兹固态倍频链。采用多管芯GaN SBD提高器件功率承载能力,综合开展电路优化设计提升倍频性能,通过仿真研究和实验测试,验证了倍频器设计的有效性和先进性。170 GHz倍频器的实测峰值输出功率达到580 mW,倍频效率为14.5%。340 GHz倍频器的实测峰值输出功率为66 mW,倍频效率为12.5%。该太赫兹固态倍频链性能优良,在太赫兹系统中具有重要的应用价值。     

SIW-Based W-Band Low Phase-Noise Injection-Locked Harmonic Oscillator

A W-band planar injection-locked harmonic oscillator (ILHO) based on substrate integrated waveguide (SIW) is implemented. This ILHO has a free-running output frequency around 94.6?GHz while the technique of harmonic extraction from diodes is used as a frequency multiplier. It has an output locking bandwidth of 300?MHz (from 94.45 to 94.75?GHz) as injecting a signal around 47.3?GHz with the fundamental injection-locked behavior, and the output power is more than 5.8 dBm. The combination of simple synchronization with a low-frequency reference signal allows the generation of stable and low phase-noise W-band signals with a fully integrated planar source.     

基于基片集成波导的W波段基波注入锁定谐波振荡器

研制了一种基于基片集成波导的W波段平面注入锁定谐波振荡器.为了获得大的注入功率, 注入锁定谐波振荡器采用基波端口强耦合结构, 利用谐波提取技术的频率倍频作用, 自由振荡输出频率在90.2 GHz附近.当基波注入信号在45.08 GHz附近时, 锁定带宽大于120 MHz, 输出功率大于6.5 dBm.将该平面集成的注入锁定谐波振荡器与低频参考信号同步, 能够产生稳定的W波段低相噪信号.     

基于基片集成波导的W波段基波注入锁定谐波振荡器

研制了一种基于基片集成波导的W波段平面注入锁定谐波振荡器.为了获得大的注入功率,注入锁定谐波振荡器采用基波端口强耦合结构,利用谐波提取技术的频率倍频作用,自由振荡输出频率在90.2 GHz附近.当基波注入信号在45.08 GHz附近时,锁定带宽大干120 MHz,输出功率大于6.5 dBm.将该平面集成的注入锁定谐波振荡器与低频参考信号同步,能够产生稳定的W波段低相噪信号.     

可重构多波段功率放大器设计与研究

为满足现代无线通信系统对多模式多制式功放的要求,提出了一种基于谐波抑制且双开关控制的可重构多波段功率放大器设计方案。利用单刀单掷PIN开关调节输入匹配网络中的可变电容,实现了三个频段处输入匹配网络的自由切换;利用单刀三掷开关控制带有谐波抑制的三路输出匹配网络,功放可工作在三个频段并提高了整体效率。为验证上述方案的可行性,采用型号为CGH40010F的GaN晶体管设计了一款工作在1.75 GHz、2.1 GHz和2.6 GHz的可重构功率放大器。制作了实物并测试,测试结果表明,在三个频段处功放的增益均大于10.2 dB,效率大于41.5%,输出功率约为38 dBm。满足基站对功放多模式多制式的要求,为无线系统模块设计提供了一种新颖的功放结构。     

A W-band Frequency Source with Low Spurs and Low Phase Noise

A W-band millimeter wave frequency source is developed by frequency multiplier chain and injection locking. The referenced crystal oscillator (CO) signal 120 MHz is multiplied 400 times to output 48 GHz signal. Then, it is used as a referenced source of fundamental-wave injection-locked harmonic Gunn oscillator with output power more than 10 mW at 96 GHz and spurious output less than ?65 dBc. The measured phase noise is ?97 and ?105 dBc/Hz at 10 kHz and 200 kHz offset, respectively. At last, the influence of the flicker noise, provided by the frequency multipliers and amplifiers, is analyzed.     

Technique of Broadband Measurements of Frequency Conversion Efficiency for Each Harmonique in Frequency Multipliers up to Terahertz Range

The paper describes technique of quantitative analysis of a millimeter- and submillimeter-wave range multipliers performance in particular the measurement of the frequency conversion efficiency. The output power on each harmonic produced by the multiplier can be measured separately without any changes in the setup even in the case of simultaneous emission of all harmonics including the fundamental in a frequency range up to 1 THz and well above. The measuring technique primarily developed for high resolution microwave spectroscopy is based on absorption of radiation in spectral lines of rarefied sample gas and photo-acoustic method of the absorption detection. Sensitivity independence of the detection method on frequency and well known spectral parameters of the lines provide the technique with broadbandness, high spectral resolution and power measurement reliability. Principal limits of measurable radiation power may vary from nanowatts up to hundreds of watts. The technique permits real time operation convenient, e.g., for multiplier tuning. Practical examples include measurements of harmonic generation efficiency of multipliers of 78-118 GHz fundamental frequency range, and power measurement up to 6-th harmonic of 230 GHz fundamental radiation of phase locked Backward Wave Oscillator (BWO).     

K- and Q-bands CMOS frequency sources with X-band quadrature VCO

Fully integrated 10-, 20-, and 40-GHz frequency sources are presented, which are implemented with a 0.18-/spl mu/m CMOS process. A 10-GHz quadrature voltage-controlled oscillator (QVCO) is designed to have output with a low dc level, which can be effectively followed by a frequency multiplier. The proposed multipliers generate signals of 20 and 40 GHz using the harmonics of the QVCO. To have more harmonic power, a frequency doubler with pinchoff clipping is used without any buffers or dc-level shifters. The QVCO has a low phase noise of -118.67 dBc/Hz at a 1-MHz offset frequency with a 1.8-V power supply. The transistor size effect on phase noise is investigated. The frequency doubler has a low phase noise of -111.67 dBc/Hz at a 1-MHz offset frequency is measured, which is 7 dB higher than a phase noise of the QVCO. The doubler can be tuned between 19.8-22 GHz and the output is -6.83 dBm. A fourth-order frequency multiplier, which is used to obtain 40-GHz outputs, shows a phase noise of -102.0 dBc/Hz at 1-MHz offset frequency with the output power of -18.0 dBm. A large tuning range of 39.3-43.67 GHz (10%) is observed.