共查询到17条相似文献,搜索用时 46 毫秒
1.
全耗尽SOI nMOSFET的浮体效应物理模型 总被引:1,自引:0,他引:1
本文提出了一个短沟道、包含寄生双极晶体管效应的物理解析模型来分析薄膜SOInMOSFET强反型电流下的浮体效应,该模型通过研究各种寄生电流成分对源漏电流和浮体电位的贡献,以及浮体电位的变化对器件其他参数如阈值电压和寄生寄生双极电流各成分的影响,成功地解释了器件处于背界面积累状态时的“Kink”现象和器件的异常击穿机理.本模型模拟结果从不同偏置电压、不同器件尺寸几方面较好地拟合了实验曲线,同时还得到结论,器件处于背面积累状态时由于碰撞离化作用产生的空穴的源端堆积使浮体电位升高导致器件的阈值电压突然降低,因而 相似文献
2.
3.
4.
5.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:1,自引:0,他引:1
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献
6.
提出了一种新型的Schottky体接触结构 ,能够有效抑制部分耗尽SOInMOSFET的浮体效应 .这种结构可以通过在源区形成一个浅的n+ p结和二次侧墙 ,然后生长厚的硅化物以穿透这个浅结的方法来实现 .模拟结果表明这种结构能够成功抑制SOInMOSFET中存在的反常亚阈值斜率和kink效应 ,漏端击穿电压也有显著提高 .这种抑制浮体效应的方法不增加器件面积 ,而且与体硅MOSFET工艺完全兼容 . 相似文献
7.
0.5μm部分耗尽SOI MOSFET的寄生双极效应严重影响了SOI器件和电路的抗单粒子和抗瞬态γ辐射能力。文中显示,影响0.5μm部分耗尽SOI NMOSFET寄生的双极器件特性的因素很多,包括NMOSFET的栅上电压、漏端电压和体接触等,尤其以体接触最为关键。在器件处于浮体状态时,0.5μm SOI NMOSFET的寄生双极器件很容易被触发,导致单管闭锁。因此,在设计抗辐射SOI电路时,需要尽量降低SOI NMOSFET寄生双极效应,以提高电路的抗单粒子和抗瞬态γ辐射能力。 相似文献
8.
一种能够抑制部分耗尽SOI nMOSFET浮体效应的新型Schottkty体接触结构的模拟 总被引:2,自引:3,他引:2
提出了一种新型的Schottky体接触结构,能够有效抑制部分耗尽SOI nMOSFET的浮体效应.这种结构可以通过在源区形成一个浅的n+-p结和二次侧墙,然后生长厚的硅化物以穿透这个浅结的方法来实现.模拟结果表明这种结构能够成功抑制SOI nMOSFET中存在的反常亚阈值斜率和kink效应,漏端击穿电压也有显著提高.这种抑制浮体效应的方法不增加器件面积,而且与体硅MOSFET工艺完全兼容. 相似文献
9.
10.
11.
当器件尺寸进入深亚微米后,SOI MOS集成电路中的N沟和P沟器件的热载流子效应引起的器件退化已不能忽视。通过分别测量这两种器件的跨导、阈值电压等参数的退化与应力条件的关系,分析了这两种器件的退化规律,对这两种器件的热载流子退化机制提出了合理的解释。并模拟了在最坏应力条件下,最大线性区跨导Gmmax退化与漏偏压应力Vd的关系,说明不同沟长的器件在它们的最大漏偏压以下时,能使Gmmax的退化小于10%。 相似文献
12.
部分耗尽SOI静态存储器位线电路的研究 总被引:1,自引:1,他引:0
对部分耗尽SOI CMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对"First Cycle"效应进行了全面的研究.结果表明,"First Cycle"效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖.最后,给出了研究结果. 相似文献
13.
采用SIMOX材料,研制了一种全耗尽CMOS/SOI模拟开关电路,研究了全耗尽SOI MOS场效应晶体管的阈值电压与背栅偏置的依赖关系,对漏源击穿的Snapback特性进行分析,介绍了薄层CMOS/SIMOX制作工艺,给出了全耗尽CMOS/SOI电路的测试结果。 相似文献
14.
薄膜全耗尽SOI器件的二维数值模拟软件 总被引:1,自引:0,他引:1
开发了适合于薄膜亚微米、深亚微米SOI MOSFET的二维数值模拟软件LADES-IV-Z,该模拟软件同时考虑了两种载流子的产生-复合作用,采用了独特的动态二步法求解泊松方程和电子、空穴的电流连续性方程,从而大大提高了计算效率和收敛性。此模拟软件可用于分析沟道长度为0.15-0.5μm、硅膜厚度为50-400nm的SOI器件的工作机理及其端特性。模拟结果与实验结果比较,两者吻合较好,说明该模拟软件 相似文献
15.
针对沟道长度为50nm的UTB SOI器件进行了交流模拟工作,利用器件主要的性能参数,详细分析了UTB结构的交流特性.通过分析UTB SOI器件的硅膜厚度、侧墙宽度等结构参数对器件交流特性的影响,对器件结构进行了优化.最终针对UTB SOI MOSFET结构提出了一种缓解速度和功耗特性优化之间矛盾的方法,从而实现了结构参数的优化选取,使UTB SOI MOSFET器件的应用空间更为广泛. 相似文献
16.