一种低功耗CMOS并行双频低噪声放大器

基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种低功耗单端输入转差分输出的并行双频低噪声放大器。采用带有源级电感负反馈的共源共栅结构,在功耗限制下在双频段对输入阻抗和噪声性能同时进行优化,实现并行接收,并具有单端输入转差分输出的功能。该低噪声放大器核心电路尺寸为450μm×350μm。仿真表明,低噪声放大器(LNA)在1.227GHz和1.575GHz工作频率处的输入回波损耗分别为-11.61dB和-12dB,功率增益分别为14.67dB和12.68dB,噪声系数分别为2.3dB和2.53dB,输入l dB压缩点分别为-18.5dBm和-14.5dBm。在1.8V电源电压下,功耗仅为8.4mW,可用于航空航天领域的电子系统中。     

带有源偏置的系统级封装低噪声放大器模块

针对近年来快速发展的多模卫星组合导航技术需求,提出覆盖主流全球卫星导航系统(GNSS)频段(包括GPS、GLONASS、伽利略、北斗)的低噪声放大器模块.该低噪声放大器模块采用SIP封装技术,在一个3 mm×3mm×1mm的塑料封装内集成了低噪声放大器芯片及输入输出匹配电路等片外电路,封装外无需额外分立元件.低噪声放大器芯片采用低噪声的0.25μm GaAs pHEMT工艺流片.在芯片设计中,提出新型的有源偏置电路,可以抵御电源电压和环境温度的波动,使该低噪声放大器模块能够在复杂的环境中稳定工作.测试结果表明,该低噪声放大器模块在工作频段内噪声系数约为0.65dB,增益可达20dB,输入输出回波损耗小于-10dB,中心频率输入三阶互调阻断点为0.6dBm,电源电压为3.3V,功耗为15mW.     

基于0.13μm CMOS技术的超宽带低噪放大器设计

针对信号频段为3.1～10.6GHz的超宽带系统射频前端,提出一种基于0.13μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构,通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计,在获得足够的信号功率增益的同时,能够实现超宽带范围内的输入匹配.整体电路仿真结果表明:在3.1～10.6GHz的工作频段,电压增益为23.2dB,输入回波损耗小于-13dB.在6GHz时噪声系数最小值为2.4dB,最大值为2.7dB,输入三阶交调截取点(IIP3)为-11.9dBm.在1.2V电源电压下,该低噪声放大器功耗为12.2mW,芯片面积为0.32mm2.     

混合应变量子阱SOA的增益特性

报道了基于混合应变多量子阱有源材料的半导体光放大器及其增益特性．引入张应变量子阱的SOA器件，增益带宽约为50nm，偏振相关损耗小于1dB，峰值增益随偏置电流增大蓝移．在高偏置条件下，芯片剩余反射和外腔反馈引起的受激发射造成增益带谱收缩，增益下降．高性能SOA必须克服芯片剩余反射和抑制外腔反馈．     

基于负反馈和有源偏置的宽带低噪放设计

提出一种基于改进型负反馈电路的宽带低噪声放大器.放大器芯片采用0.25 μm GaAs pHEMT工艺设计和SiP技术封装.通过调节封装内芯片外围负反馈电路实现增益平坦度优化,将低噪放工作频带拓展至0.5~2.5 GHz,可有效覆盖GSM、TD-SCDMA、WCDMA、GPS等多个应用频段.片内的稳压及温度补偿有源偏置电路可对供电电压波动及环境温度变化进行有效补偿,以适应复杂工作环境.经测试,低噪声放大器的供电电压为3.3 V,功耗为40 mW,工作频率为0.5~2.5 GHz,带宽高达5个倍频程,带内增益约为14 dB,增益平坦度≤1 dB,噪声系数≤1.3 dB,输入输出回波损耗≤-10 dB,输入三阶交调点≥1 dBm,封装后尺寸为3 mm×3 mm×1 mm.     

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.     

低电压低功耗伪差分两级运算跨导放大器设计

为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5 V电源电压以及5 pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88 d B,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.     

基于噪声抵消的有源匹配SiGe HBT低噪声放大器设计

基于Jazz 0.35μm SiGe工艺,设计了一种满足2G、3G和WIMAX标准的有源匹配SiGe HBT低噪声放大器.利用共基极晶体管输入阻抗小和共集电极晶体管输出阻抗较小的特点,通过选取晶体管的结构和偏置电流,实现了输入、输出有源阻抗匹配.由于未采用占芯片面积大的电感,减少了芯片面积,芯片面积(含焊盘)仅为0.33mm×0.31 mm;由于共基极晶体管的噪声系数比共射极晶体管的噪声系数高,采用噪声抵消结构减少了其引入噪声.低噪声放大器在(0.6～3)GHz工作频带内,增益为17.8～19.2 dB,增益平坦度为±0.7 dB;有源输入、输出匹配良好;在整个频段内,无条件稳定.     

基于IEEE802.11a全集成低噪声放大器的设计

针对传统的宽带LNA普遍存在噪声系数大、芯片面积相对较大等不足,采用0.18 μm CMOS工艺设计了一种基于IEEF802.11a的全集成低噪声放大器(LNA),选用源级电感负反馈电路,实现了良好的输入匹配.调整偏置电压和MOS管的宽长比进行了噪声优化.后仿真结果表明,在5.15～5.825 GHz的频带范围内,增益S21大于16.03 dB,增益平坦度为1.51 dB,最大噪声系数和输入三阶截点分别为2.565 dB、-2.15 dBm.采用1.8V电源供电,电路总功耗约为13.29mW.     

北斗导航终端S频段单级低噪声放大器设计

设计了一种工作于北斗导航终端S频段有源天线的单级低噪声放大器(LNA)。电路结构简洁、噪声低、体积小,全面考虑了回波损耗、噪声系数、增益、稳定性等指标。在利用ADS软件反复仿真优化的基础上,设计制作了电路实物。实测表明所设计的LNA在S频段处的增益为10.95 dB,噪声系数最大仅为1.075 dB,输入输出回波损耗均在-10 dB以下,反向隔离度为-25.681 dB,适用于北斗导航终端S频段有源天线的第一级信号放大。     

无螺旋电感的小面积SiGe HBT宽带低噪声放大器

设计了一款无螺旋电感的1~6 GHz频段的小面积高性能SiGe HBT宽带低噪声放大器(wideband low noise amplifier,WLNA).采用具有优良阻抗匹配特性的共基放大器作为输入级,并采用噪声抵消技术抵消其噪声达到输入噪声匹配;共射放大器作为输出级,有源电感替代螺旋电感实现电感峰化技术来扩展频带宽度、提高增益的平坦度.基于Jazz 0.35μm SiGe BiCMOS工艺,完成了版图设计,WLNA的版图尺寸仅为105μm×115μm,与使用螺旋电感的WLNA相比,芯片面积大大减小.利用安捷伦公司的射频/微波集成电路仿真工具ADS进行了验证.结果表明:该WLNA在1~6 GHz频段内,S21>16 dB,NF<3.5 dB,S11<-10 dB,S22<-10 dB.对于设计应用于射频前端的小面积、低成本、高性能的单片WLNA具有一定的指导意义.     

应用于北斗接收机的低噪声放大器设计

该文采用电容交叉耦合技术,设计了基于SMIC0.18μm CMOS工艺的应用于北斗二号接收机全差分低噪声放大器,中心频率为1 561.098MHz。仿真结果表明：该低噪放的噪声系数为2.045dB,功率增益S21为19.684dB,输入反射系数S11和输出反射系数S22分别小于-13dB和-40dB,反向隔离S12小于-40dB,线性度IIP3大于-5.5dBm,在1.8V电压下的总功耗为16mW。     

一款用于超宽带接收系统的3 GHz-5 GHz低噪声放大器

设计了一种基于共源结构的两级级联超宽带低噪声放大器.该低噪声放大器采用了源端电感和四分之一阻抗变换器,在不恶化电路噪声系数的情况下具有较好的输入匹配.通过使用GaAs赝调制掺杂异质结场效应晶体管( pHEMT)器件,在PCB板上实现了低噪声放大器的加工,加工测试结果与原理图仿真结果基本符合.测试结果表明,该低噪声放大器的增益达到12±1.5 dB,最小噪声系数为1.8 dB,输入输出匹配结果良好.     

2.4GHz线性功率放大器的分析与设计

该文介绍了基于SMIC 0.18μm CMOS工艺工作于2.4GHz功率放大器的设计方法,并给出了仿真结果.电路采用两级放大的结构,驱动级采用自偏置Cascode结构,为了保证驱动级有足够的线性度,偏置电压采用了自适应结构,使偏置电压随着输入功率的不同而变化,保证了放大器的线性度并提高了功率附加效率,功率级采用共源结构...     

基于ADS的2GHz低噪声放大器设计

该文根据对晶体管结构和低噪声放大器原理的分析,利用ADS软件设计了一个低噪声放大器。通过采用HBT晶体管,设计偏置电路、负反馈电路和输入输出匹配电路,实现在2GHz频率下,低噪声放大器绝对稳定,增益大于13dB,噪声系数低于1．0dB,输出驻波比小于1．3,输入驻波比小于2．5。     

平面链式功率合成放大器

采用多端口平行微带线输出的功率合成放大器中,信号通道之间的距离可调范围较小,没有充足的空间放置单元放大器芯片及其偏置电路。本文针对这个问题,提出了一种微带平面链式功率分配/合成器结构。在该结构中,单元放大器的位置能够移到电路的侧边,各信号通道之间的距离可以根据需要进行选择。设计制作了一个包含4条支路的平面链式功率分配/合成电路;测试数据表明,其反射损耗在2.0～4.5GHz的频带上小于-13dB,插入损耗小于0.8dB。设计制作了一个包含4个单元放大器的平面链式功率合成放大器,在2.0～4.5GHz频带上,其小信号增益为13～19dB,与对应单元放大器的小信号增益吻合得较好。在3.2GHz时的饱和输出功率为26.4dBm,合成效率为85%。