数字视频编解码芯片ADV611的原理与应用

ADV611是一种高压缩率（可达7500：1）的专用视频图像压缩／解压缩芯片。本文介绍了ADV611的工作原理、功能特点等,并给出了基于ADV611实现视频图像实时编解码的可选择方案,具体描述了实现高压缩率的方法。     

数字视频后处理芯片GX2001

产品概述 GX2001是国产首款自主知识产权的数字视频后处理芯片，该芯片采用包括边缘处理与多帧算法在内的多项自主专利技术，实现数字视频信号的去隔行和帧率变换功能，提供优质的画面效果，具有突出的性价比优势和极强的稳定性。采用GX2001芯片的商用整机已于2005年初率先通过了信息产业部颁布的新3C认证，并为知名的电视机厂商所采用。     

我国首款自主知识产权数字视频媒体芯片诞生

由海信集团研发的我国首款完全自主知识产权的数字视频媒体处理芯片近日诞生。据信息产业部副部长娄勤俭介绍，在此之前，我国境内年产的7328．8万台彩电，均使用进口处理芯片，面以后却有了自己的主“芯”骨。     

基于FPGA的数字视频异步帧频转换器设计

利用DVI接口的同步控制信号生成内存写入地址,帧频触发信号控制内存读取地址的设计思想,在FPGA中实现了从任意帧频的数字视频源转换到50 Hz或60 Hz帧频.给出了帧频转换器的基本硬件结构,和实用的设计方法,并讨论了数据缓冲区设置深度与内存操作带宽的关系.     

基于FPGA的数字视频多窗口内存地址生成器设计

通过变更地址计数器输出值到内存地址的映射关系,以最小的逻辑资源在单时钟周期内实现了数字视频处理中所需的内存地址偏移与跳变计算。阐述了该方法在数字视频并行处理中的基本应用、基本的设计与分析思路,以视频处理中常用到的逐行、逐列扫描方式为实例,介绍了行向窗口分布、列向窗口分布以及混合窗口分布的地址复换器的FPGA逻辑设计和仿真结果,并给出了地址映射变换关系的数学表达式。以基于FPGA的视频传输系统为实例,描述了多种地址生成器的设计方法与具体应用形式。     

利用FPGA与串行／解串行芯片HP1032／1034设计数字视频的复／分接

文章介绍了FPGA与HP10 32 / 10 34芯片的特性 ,并介绍了利用它实现多路数字视频的一、二次复 /分接系统的设计方法及实现过程     

一种新型图形式LCD控制芯片的设计及实现

文章介绍了图形式LCD视频控制芯片的设计方案，详细分析了该控制芯片的系统设计和各模块的功能实现，讨论、分析了模拟电路部分的设计并用Verilog硬件描述语言完成了芯片数字部分的设计工作。用Modelsim软件对设计结果进行了仿真，仿真成功后在FPGA板上实现了系统的显示功能，其结果表明该芯片实现了预定的设计目标。     

一种图像处理用的数字乘法器

本文提出一种图像处理用的数字乘法器电路方案,叙述了用PBOM进行乘法运算的原理,并提出了具体实施方案。     

数字录像机的特点及其保养

针对数字录像机的特点,简要介绍数字录像机在实际使用过程中的维护和保养.     

基于快速以太网物理层的实时高速数字视频传输

从剖析快速以太网物理层的基本工作原理入手,解释了4B/5B数据编解码与时钟同步的基本原理,结合FPGA,阐述了基于典型物理层芯片RTL8208的高速数字视频传输的基本设计思想.给出了传输效率不低于90%视频数据MAC层帧格式以及实用的系统基本结构.最后就板级设计准则和关键设计参数进行了简要说明.     

数字电视和压缩编码技术进展

本文首先概述数字图象与数字电视的发展前景，简单说明图象与电视数字压缩编码的必要性和可行性。接着介绍这方面的国际标准，即ＩＳＯ－ＪＰＥＧ对静止图象、ＣＣＩＴＴ－Ｈ．２６１对可视会议电话、ＩＳＯ－ＭＰＥＧ对全运动电视拟订的三种压缩编码标准。其后，介绍对全数字高清晰电视现正试验的几种制式情况。最后，概述数字电视在多媒体系统应用的发展。     

基于FPGA的脉冲分配器芯片化设计

介绍了一种利用ALTERA公司现场可编程芯片设计的步进电机脉冲分配电路模块，结合实例详尽叙述了开发软件及其设计输入方法。     

数字视频广播中可靠组播的实现

数字视频广播是一种新型的电视广播技术,它和计算机技术相融合,利用现有的有线电视网络实现大范围远距离的可靠内容的广播.由于不是所有的主机都需要这些报文,因此IP广播浪费了网络资源,而将IP组播技术用于数字视频广播,能有效地利用网络资源.     

以太网控制芯片RTL8019AS详细配置

RTL8019AS是目前实现设备接入以太网普遍采用的一种接口控制芯片,在实际应用中最重要的就是对芯片的配置。为了使广大工程技术人员能够更好地应用该芯片,对RTL8019AS工作在不同方式下的配置做了详细的说明解释,并总结了在应用中芯片工作在不同方式下的优缺点。     

改进型多制式兼容数字视频编码器

介绍了一种数字视频编码器芯片的结构及其实现。并对多制式兼容和数字滤波器模块进行了优化。该芯片兼容NTSC/PAL/PALM三大制式,并采用I2C协议标准接口进行模式的配置。在0.35μmCMOS工艺条件下完成版图设计,芯片面积2.98mm×2.97mm,包括3.8万门。测试结果表明,该设计完全能够满足对数字视频码流进行编码的处理要求。     

视频处理芯片中的高速帧存储器接口设计

在视频处理应用芯片的VLSI实现中，帧存储器接口的设计是改善视频带宽，送还和片上缓存面积和降低功耗的关键，文章采用SDRAM作为片外的帧存储器，提出一种新的帧存储器接口体系结构及称之为“被动呼唤”方式的设计策略。该体系结构及设计策略在确保片上缓存面积的减少同时，利用SDRAM的特征，采用排位及地址映射等技术，有效地改善视频带宽，降低芯片功耗及存储器存取功耗，该设计已实现应用于采用0．35微米CMOS工艺的DTV后处理芯片中。