指纹识别专用IC中ZBT SRAM控制器设计

本文针对指纹识别专用IC设计的特点,设计采用了片外ZBT SRAM.文中提出指纹识别系统中ZBT SRAM总线仲裁策略并设计了ZBT SRAM的控制器,实现了数据流的无缝处理,为指纹识别系统的算法模块提供了符合流水线算法要求的数据存储.本文设计的ZBT SRAM控制器及总线仲裁策略已在Xilinx公司Virtex4系列FPGA-xc4vsx35上通过验证,满足指纹识别系统专用IC对其功能和时序的要求.     

一种ZBT SRAM接口控制器的设计

ZBT（Zero Bus Trunaround）SRAM是一种高速同步存储器,该存储器在读写周期交替时不需要等待时间。本文针对该存储器在异步系统应用中的信号同步问题,以及利用该存储器实现交替读写的问题,提出了一种ZBT SRAM接口控制器的设计方法。通过对ZBT SRAM工作原理及其读写操作时序的分析,提出了以FPGA为平台实现的接口控制器的设计方案,利用QUARTUS II软件编写接口控制器实现程序,最后通过软件仿真,以及在任意波形发生器中的实例应用,证明了该接口控制器的可行性和实用性。     

DDRⅡ SRAM控制器的设计与FPGA实现

介绍一种新型静态存储器--DDRⅡSRAM(静态随机存储器)的存储器结构、与系统的接口连接、主要的操作时序.为实现动态背景信号生成,节省FPGA(现场可编程门阵列)内部资源,引入DDRⅡSRAM存储基带信息,通过DDR控制器控制基带信息高速读取,实现信号生成.深入分析实际DDRⅡSRAM工作原理及内部组成,利用FPGA实现存储器控制器的设计.基于软件无线电思想,通过它的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,DDRⅡSRAM用于处理器和接口连接的外设之间的数据交换.FPGA芯片选用XLLINX公司的VIRTEX-4芯片,存储器选用CY7C1420系列芯片.从设计仿真和实验板调试结果可验证,存储器具有很高的传输速度和稳定性能.该实验成果已用于某动态背景信号生成系统中.     

基于CMOS摄像头与FPGA的位置检测系统设计

提出采用CMOS数字摄像头采集并提取黑色胶条位置来控制冷却转鼓速度的方法.系统以FPGA作为核心控制器,采用两片SRAM进行乒乓操作,FPGA根据CMOS摄像头输出的同步信号,将采集到的图像信息存储到一片SRAM中,同时读取另一片SRAM中的图像数据并进行图像处理,黑色胶条位置检测采用简单的灰度阈值二值化方法.给出了部分采集图像及仿真结果.采集图像显示,CMOS摄像头成像质量满足工程要求.仿真结果表明,系统实现了SRAM的乒乓操作,并完成了黑色胶条位置检测.系统与冷却鼓连接,实际运行可靠.     

基于FPGA的视频采集与显示系统设计

设计了一种基于FPGA的VGA接口视频显示系统.系统可以分为视频解码芯片的配置模块、FPGA采集模块、片外SRAM存储模块、VGA控制器模块和D/A模块.实现过程中,通过FPGA对SAA7111配置进行初始化,得到经过A/D转换的RGB格式视频信号,利用采集控制模块将这些视频信号保存到SRAM.VGA控制模块读出SRA...     

视频运动检测系统的FPGA实现

文中介绍了基于FPGA的视频运动检测系统,使用专用视频处理芯片和FPGA实现了高速的数字视频处理,选用SRAM作为视频数据的外部存储器,满足了运动检测处理的需要.采用FPGA实现系统设计,可提高系统的处理速度,同时具有良好的灵活性和适应性.     

基于FPGA的高速实时数据采集系统

设计了以FPGA器件XC2VP20为核心处理芯片的高速数据采集系统.通过XC2VP20内部实现的高速状态机和相位延迟时钟作用,采用4片高速AD器件流水工作来提高数据采集速度,同时在XC2VP20内实现的DDR控制器的作用下,将转存到由Block RAM构成一级缓冲阵列中的采集信号送至由DDR构成的主存储器中.整个数据采集系统可实现百兆以上速度的实时采集.     

基于AMBA总线的高性能QDRⅡ SRAM控制器设计

针对高速网络的需求,介绍了一种高速静态存储器QDRⅡSRAM,设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP,具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲,增加了系统存取的效率,设计通过仿真及实际验证,能够良好应用于系统时钟为800 MHz的SOC环境中,满足功能和时序要求。     

全彩LED大屏同步显示控制系统的ZBTSRAM控制器设计

在全彩LED大屏同步显示控制系统的设计中,需要采集视频源计算机显卡发送的视频图像信号,并将这些信号传输到远端大屏进行同步显示。由于视频信号速率很大及同步显示的实时性要求,采用ZBT SRAM作为高速视频信号的缓存。利用ZBT SRAM读写操作之间切换快的特点,提出了一种交替读写的存储方法。通过仿真调试表明,此方法极大的节省了存储空间,特别适合用于大屏分辨率大,实时性要求高的场合。     

基于FPGA的高速实时数据采集系统设计

设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.     

同步静态随机访问存储器常见问题解析

介绍当今正在大量使用的突发模式SSRAM,零总线反转SSRAM,二倍数据率SSRAM,四倍数据率SSRAM等类器件的差异,澄清一些容易混淆的概念。     

基于FPGA的高速数据处理系统设计

针对光纤微扰动传感器的高速数据处理问题,设计一种以XC4VSX25为核心,具有数据采集功能、存储功能、LCD显示功能和USB通信功能的系统。利用XC4VSX25带有的XtremeDSPTM IP核,通过并行运算解决高速实时数据处理问题,并且通过Verilog HDL语言设计串行结构和并行结构,并在ModelSim中对两种结构进行仿真比较。结果表明,本系统中并型结构的计算速度是正比于并行度的,可以提高系统处理速度。     

高速密集多路光电信号的并行采集与控制

针对激光光幕坐标靶测试中控制器I/O口不足的问题,提出现场可编程门阵列(FPGA)和单片机相结合实现高速密集多路光电信号的并行采集与控制.采用FPGA作为光电开关信号数据的采集和存储装置,单片机控制FPGA的工作,并处理、显示数据.对7.62 mm弹丸的过靶坐标进行了测试实验,结果证明,基于FPGA和单片机的高速密集多...     

基于FPGA的高速SDRAM控制器的视频应用

为了满足视频处理中数据的高速读写,使用FPGA定制了一种SDRAM控制器,此控制器能够通过采用切换bank操作、自动预冲、集中刷新等组合操作实现任意突发长度的数据读写,满足了对连续视频数据的存储要求。     

基于ARM和FPGA的视频监控系统设计

设计并实现了一种基于ARM+FPGA的视频监控系统,以ARM9处理器为主控制器,FPGA为协处理器,构造ARM与FPGA间的高速数据传输通道和基于Linux的轻量级的图形驱动,完成实时视频采集和显示。实验结果表明,该设计能够流畅播放PAL/NTSC两种制式视频信号,具有良好的扩展性、稳定性和较快的响应速度。     

激光雷达图像采集处理技术研究

图像采集处理系统是激光成像雷达系统的重要组成部分,文中简要介绍了一种主／从计算机结构的图像采集处理系统的设计、组成、工作过程及软件流程。利用主／从计算机的中断功能实现图像数据的帧实时采集、处理和显示。采用CPLD设计了专用的DMA控制器并与从计算机ADSP21020共用两片机同的双端口存储器,通过同步切换存储器控制完成连续的图像缓存和采集处理。试验结果表明,该系统能很好地完成激光成像雷达的帧实时采集处理和显示。     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

基于FPGA的高速大容量固态存储设备设计

采用大容量的固态Flash作为存储介质,用FPGA作为存储阵列的控制器,设计了高速大容量的存储板卡,实现了数据采集过程中用相对低速的Flash存储器存储高速实时数据.FPGA既可作为高速输入数据传输到Flash中的缓存,又能实现对存储器的读写、擦除等操作时序的控制.给出了读写Flash的时序,并实现了通过工控机CPCI总线对存储器的数据读取.