CMOS 3～5GHz超宽带低噪声放大器的设计

设计了一个应用于超宽带(UWB)系统的3~5 GHz超宽带低噪声放大器.电路由二阶切比雪夫滤波器,电阻并联反馈,两级共源共栅结构,源级跟随器组成.低噪声放大器采用0.18 mCMOS工艺进行设计,利用ADS 2006 A进行仿真.结果表明,低噪声放大器在3~5 GHz带宽范围内噪声系数(NF)小于2dB,功率增益在23.9~24.8 dB之间,输入端口反射系数小于-10dB,输出端口反射系数小于-15dB,IIP3为-11dBm在1.8 V的电源电压下,核心电路功耗为10 mW.     

应用于802.11a的5.8 GHz CMOS LNA设计

采用0.18μmCMOS工艺设计应用于802.11aWLAN的5.8GHzLNA.,给出了采用ADS的模拟结果:在中心频率5.8 G Hz处,LNA功率增益为16.97dB,阻抗匹配系数S11小于-18dB,噪声系数(NF)为2.3dBm,输入1dB压缩点为-23.33dBm.输出1dB压缩点为-7.361dBm,功耗小于15mW.     

40Gb/s光通信系统驱动放大器设计

针对40Gb/s光通信系统对高速芯片的需求,设计出一种微波单片宽带驱动放大器。该放大器基于0.15μm砷化镓赝配高电子迁移率晶体管工艺,可用于驱动铌酸锂调制器。放大器的宽带实现方案选择分布式拓扑结构,增益单元选择带有耦合电容的共源共栅结构。利用ADS仿真软件进行设计仿真,结果显示,所设计的放大器在DC-35GHz的工作带宽内增益响应平坦,电压增益大于10dB,增益平坦度为±0.5dB,具驻波特性良好,其输入、输出反射系数在频带内的典型值均小于-10dB;在1dB压缩点的输出功率为20dBm,故设计方案可行。     

一种低功耗CMOS并行双频低噪声放大器

基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种低功耗单端输入转差分输出的并行双频低噪声放大器。采用带有源级电感负反馈的共源共栅结构,在功耗限制下在双频段对输入阻抗和噪声性能同时进行优化,实现并行接收,并具有单端输入转差分输出的功能。该低噪声放大器核心电路尺寸为450μm×350μm。仿真表明,低噪声放大器(LNA)在1.227GHz和1.575GHz工作频率处的输入回波损耗分别为-11.61dB和-12dB,功率增益分别为14.67dB和12.68dB,噪声系数分别为2.3dB和2.53dB,输入l dB压缩点分别为-18.5dBm和-14.5dBm。在1.8V电源电压下,功耗仅为8.4mW,可用于航空航天领域的电子系统中。     

24~30 GHz GaN HEMT单片集成单刀双掷开关

本文研究了一种基于100 nm氮化镓(GaN)高电子迁移率晶体管(HEMT)工艺设计的24～30 GHz单片集成单刀双掷(SPDT)开关.该开关采用1/4波长微带线并联HEMT开关器件的结构,通过采用两级并联HEMT实现低插入损耗同时获得更好的隔离度.测试结果显示,在24～30 GHz的5G毫米波频段内以及0/-5 V的控制电压下,该开关的插入损耗低于1.5 dB,隔离度优于28 dB,输入功率1 dB压缩点大于27 dBm.测试结果能够很好地验证仿真结果.     

应用于北斗接收机的低噪声放大器设计

该文采用电容交叉耦合技术,设计了基于SMIC0.18μm CMOS工艺的应用于北斗二号接收机全差分低噪声放大器,中心频率为1 561.098MHz。仿真结果表明：该低噪放的噪声系数为2.045dB,功率增益S21为19.684dB,输入反射系数S11和输出反射系数S22分别小于-13dB和-40dB,反向隔离S12小于-40dB,线性度IIP3大于-5.5dBm,在1.8V电压下的总功耗为16mW。     

2.5~2.7 GHz高效率低谐波失真的功率放大器

基于InGaP/GaAs HBT工艺设计了一款工作频段为2.5～2.7 GHz的高效率低谐波失真的功率放大器.该功放通过在输出匹配网络中引入多个LC谐振网络组合有效抑制了在负载处的高次谐波能量,进而提高了效率.仿真结果表明,该功率放大器在4.5 V的供电电压下,可以在2.5～2.7 GHz工作频率范围内实现37.6 dB的高增益输出,饱和输出功率可达32 dBm以及对应大于36%的功率附加效率(PAE),二次和三次谐波都小于-60 dBc.     

基于Volterra级数的功率放大器偏置电路优化设计

以Volterra级数为理论基础,根据AB类功率放大器的特点,采用混合Π型等效电路对共射放大电路进行建模.对功放中的非线性元件进行具体描述与分析,从而获得放大器电路的系统行为模型.提出一种基于Volterra级数和基尔霍夫电流定律(KCL)的优化设计方法,快速找出最佳偏置参数.设计一个工作频率在850 MHz的射频放大器,并计算出工作在兼顾放大器效率和线性的最佳输入偏置大小为6Ω,此时输出的P1dB为23.4dBm(1 mW为基准功率).Multisim电路仿真证明了理论分析结果.     

地面数字电视调谐器前端宽带低噪声放大器设计

设计了一种宽带CMOS低噪声放大器(LNA)。采用基于前馈原理抵消噪声的CG(共栅)结构,其频率范围覆盖电视调谐器的频道范围(50～900 MHz)。相比传统的电阻负反馈低噪声放大器,提出的放大器电路具有更好的性能指标。在工作频率内,电压增益(S21)大于14.3 dB,S11小于-11.3 dB,噪声系数(NF)低于2.87 dB,增益1 dB压缩点为-4.4 dBm,输入参考三阶交调点(IIP3)高于5 dBm。     

60GHz单级功率放大器的设计

该文探讨了60 GHz 功率放大器的设计方法,设计并测试了基于0．07μm GaAs 工艺的60 GHz毫米波单片功率放大器,该放大器采用共源结构,单级放大,工作电压为1．2 V,工作电流为27 mA,在62．2 GHz 时有最大小信号增益4．9 dB,60 GHz 时仿真的输出1 dB 压缩点功率为12 dBm。     

平面链式功率合成放大器

采用多端口平行微带线输出的功率合成放大器中,信号通道之间的距离可调范围较小,没有充足的空间放置单元放大器芯片及其偏置电路。本文针对这个问题,提出了一种微带平面链式功率分配/合成器结构。在该结构中,单元放大器的位置能够移到电路的侧边,各信号通道之间的距离可以根据需要进行选择。设计制作了一个包含4条支路的平面链式功率分配/合成电路;测试数据表明,其反射损耗在2.0～4.5GHz的频带上小于-13dB,插入损耗小于0.8dB。设计制作了一个包含4个单元放大器的平面链式功率合成放大器,在2.0～4.5GHz频带上,其小信号增益为13～19dB,与对应单元放大器的小信号增益吻合得较好。在3.2GHz时的饱和输出功率为26.4dBm,合成效率为85%。     

Design of a 2.5～14.5GHz distributed power amplifier

The operation principle of distributed amplifiers and the impedance characteristic of artificial transmission lines (ATLs) are analyzed, and a distributed power amplifier consisting of three gain cells is designed and fabricated by 0.18μm complementary metal oxide semiconductor (CMOS) technology. The peaking inductor is used to enhance the gain and the reverse isolation of the amplifier in high frequency. The termination loads of ATLs are increased and the values of on-chip inductors are optimized to provide good impedance matching, while improving the output power and efficiency. Measured results show that the amplifier has a 3dB bandwidth of 12GHz (2.5～14.5GHz) and provides an average forward gain of 9.8dB from 3 to 14GHz with a gain flatness of ±1dB. In the desired band, the output power at 1dB gain compression point (P_1dB) is from 4.3 to 10.3dBm while the power added efficiency (PAE) is from 1.7％ to 6.9％.     

兼容5G毫米波n257和n258频段的氮化镓低噪声放大器设计研究

基于100 nm的氮化镓(Gallium Nitride, GaN)高电子迁移率晶体管(High Electron Mobility Transistor, HEMT)工艺设计了一款毫米波低噪声放大器(Low Noise Amplifier, LNA)单片式微波集成电路(Monolithic Microwave Integrated Circuit, MMIC)芯片。该款低噪声放大器采用三级级联的拓扑结构,对带宽、噪声和增益进行了联合优化设计。测试结果显示,工作频率范围覆盖24～30 GHz,可兼顾5G毫米波n257(26.5～29.5 GHz)和n258(24.25～27.5 GHz)频段,噪声系数可达到2.4～2.5 d B的水平,小信号增益在21.1～24.1 d B之间,输出1 d B功率压缩点大于14.4 d Bm的水平。     

一种使用 MESFET 管芯的功率放大器的设计

笔者使用MESFET管芯,利用ADS软件对其进行了仿真优化,用小信号S参数法进行设计,并研制出一种线性功率放大器,该放大器采用Excelics公司low distortion Power FET EFC480C作为管芯,尺寸为15mm×20mm,在2.7GHz~3.1GHz频带内增益≥11d B,输出功率P(sat)≥30d Bm,功率起伏≤1d B;输入输出驻波比≤2,达到了较好的性能。不仅比管壳封装器件体积小,而且可以消除封装参数的有害影响。     

X 波段单级氮化镓固态放大器

利用自主研制的SiC 衬底的栅宽为2.5mm的AlGaN/GaN HEMT器件,设计完成了单级X波段氮化镓固态放大器模块．模块由AlGaN/GaN HEMT器件、偏置电路和微带匹配电路构成．采用金属腔体和测试夹具,保证在连续波下具有良好的接地和散热性能．利用双偏置电路馈电,并且采用独特的电容电阻网络和栅极串联电阻消除了低频和射频振荡．利用微带短截线完成了器件的输入输出匹配．在 8GHz频率及连续波情况下(直流偏置电压为 V_ds= 27V, V_gs= -4.0V),放大器线性增益为 5.6dB,最大效率为30.5％,输出功率最大可达 40.25dBm (10.5W),此时增益压缩为 2dB．在带宽为 500MHz内,输出功率变化为 1dB．     

用ADS进行功率放大器仿真设计

主要介绍了工作频率为2.4GHz的A类功放的设计方法和仿真过程,采用负载迁移法使用ADS仿真软件,获得射频功率放大器电路的输入输出最佳匹配阻抗,并对设计电路进行了稳定性分析、线性度分析、电源效率分析及对整个电路进行了优化。仿真设计出一个工作频率2.4GHz、增益9.5dB,1dB压缩点功率34dBm、2次谐波小于-50.8dBc的射频功率放大器。     

毫米波二倍频器的研究与设计

利用砷化镓场效应管器件的非线性特性设计了一个单端毫米波段二倍频器,输入频率为27次谐波抑制大于25 dB。芯片总面积（含pad）为1．068 mm ＆#215;0．495 mm。