基于HMC833低相噪低杂散频率源的设计

航天靶场中射频(RF)转发系统对频率源相位噪声的要求很高,因此有必要研究低相噪、低杂散、低功耗、小步进的频率源。为了适应现代航天靶场的要求,选用HMC833LP6GE锁相环芯片进行频率源设计,并用C8051F314单片机对锁相环芯片进行控制,设计出了一款性能优越的频率源。测试结果表明在合理的参数配置条件下,频率源可以满足系统的各项要求。     

基于HMC830的低相噪低杂散频率源的设计

针对频率源的相噪会恶化采样数据的信噪比,杂散会降低接收机灵敏度,提出了一种低相噪低杂散的设计方法。该方法利用Hittite公司的新推出的集成VCO的锁相环芯片HMC830进行设计．供电部分采用多个低噪声稳压芯片,参考频率源为Pascall公司的OCXO晶振,环路滤波器为无源四阶,使用Hittite PLL Design...     

X波段低相噪合成频率源设计

利用阶跃恢复二极管的强非线性特征和50MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源。主要性能参数实测结果为:输出频率7.6～8.5GHz,频率跳频间隔50MHz,相位相噪≤-105dBc/Hz/1kHz、杂散抑制≤-60dBc。     

基于HMC440的低相噪频率源设计

频率源是所有通信系统的核心部件,频率源的信号质量直接决定着通信系统的好坏。文中选用高鉴相频率的HMC440芯片作为基本鉴相器,并通过分频器的巧妙设计实现了一种低相噪的跳频频率源。     

基于谐波混频的微波低相噪锁相设计

该设计通过谐波混频的方式实现常规分频式锁相环所难以实现的低相噪指标。在理论分析的基础之上,提出微波低相噪锁相环设计方案,制定实际电路结构,通过对电路的调试达到在5.5GHz频点输出-111.30dBc/Hz@10kHz的相噪指标和-67.33dBc的杂散指标。验证了通过谐波混频的方式实现微波低相噪锁相的可行性。     

X波段低相噪跳频源的设计与实现

结合直接数字频率合成(DDS)和锁相环(PLL)技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法,同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明,本方案具有相位噪声低、频率控制灵活等优点,满足了实际工程应用。     

100MHz低相噪晶体振荡器设计

相位噪声是振荡器最重要的性能指标.该文从振荡器反馈理论出发,得到了一种新颖的振荡器相位噪声模型,并使用Matlab对相位噪声模型进行仿真,得到单边带相位噪声功率谱密度.对模型的相位噪声仿真结果与其他方法仿真所得相位噪声进行了比较,两者的仿真结果较吻合.在模型指导下设计出一低相噪晶体振荡器,实测结果与仿真结果吻合.     

C波段低相噪快速跳频源的研制

介绍一种利用乒乓环和混频技术实现C波段低相噪快速跳频源的方案。该方案共有三个环,通过两个低频锁相环采用乒乓工作的方式来实现跳频,最后一个固定点频锁相环作为混频器的本振完成上变频。与传统方法的不同之处在于,以往采用下变频频率合成器来降低相位噪声,而该方案是将低相噪的频率合成器上变频至高频段。测试结果表明,用这种方式设计的频率源达到了系统对项目的指标要求,该频率合成方案是可行的。     

基于HMC703的宽带低相噪低杂散频率合成器设计

主要介绍了基于HMC703锁相环芯片的400¹ 000 MHz宽带低相噪低杂散频率合成器的软硬件设计方案,给出了相位噪声软件仿真曲线和实际测试得到的曲线,调试实验结果表明,该设计较好地达到了预期指标要求,还给出了部分软件控制代码,对于使用该芯片的用户起到一定的指导意义。     

一种自适应低相位噪声相参时钟源的设计

通过锁相环电路(PLL),不仅将外部系统提供的具有高频率准确度但相位噪声较差的主时钟信号转化为高频率准确度、低相位噪声的内部时钟信号,同时也满足了内外部系统的相参要求。通过仿真和测试,重点分析了锁相环电路中环路滤波器的环路带宽对输出信号相位噪声的影响。测试结果显示,当环路带宽为100 Hz时,锁相环的输出信号在偏离载波1 kHz处的相位噪声与其内部振荡器在此处的相位噪声基本一致;而当环路带宽为500 Hz时,输出信号在偏离载波1 kHz处的相位噪声会由于环路影响,相比内部振荡器产生8 dB左右的恶化。设计所得时钟源在输出100 MHz信号时,其相位噪声优于-147 dBc/Hz@1 kHz,相比外部参考时钟信号改善了12 dB,并且其频率准确度可达1×10-9。     

一种宽带低相噪频率合成器的设计方法研究

提出了一种宽带低相噪频率合成器的设计方法.采用了数字锁相技术,该锁相技术主要由锁相环（phase locked loop,PLL）芯片、有源环路滤波器、宽带压控振荡器和外置宽带分频器等构成,实现了10~20 GHz范围内任意频率输出,具有输出频率宽、相位噪声低、集成度高、功耗低和成本低等优点.最后对该PLL电路杂散抑制和相位噪声的指标进行了测试,测试结果表明该PLL输出10 GHz时相位噪声优于-109 dBc/Hz@1 kHz,该指标与直接式频率合成器实现的指标相当.     

X波段低相噪频率综合器设计

介绍了一种X波段低相噪频率综合器的实现方法。采用混频环与模拟高次倍频相结合的技术,实现X波段跳频信号的产生。采用该技术实现的频率综合器杂散抑制可达-68 d Bc,相噪优于-99 d Bc/Hz@1 k Hz,-104 d Bc/Hz@10 k Hz,-106 d Bc/Hz@100 k Hz。重点论述了所采用的低相噪阶跃倍频的关键技术,详细分析了重要指标及其实现方法,实测结果证明采用该方法可实现给定指标下的X波段低相噪频率综合器。     

低相噪毫米波频率合成器设计

简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成（DDS）技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc／Hz@10kHz,提升了整个毫米波通信系统的性能。     

基于DDS技术L波段小步进低相噪频率源设计与实现

将DDS技术应用于超短波射频通信频率源中,比较了几种常见的小步进频率源的设计方案,设计实现了一种"锁相环-直接数字频率合成器-锁相环"(PLL+DDS+PLL)结构的高性能频率源。与传统的频率源设计相比,新的设计更能够满足工程应用过程中小步进、低相噪、高集成度的需求;设计频率源输出频率范围为1 766.5~1 771.5 MHz,步进0.000 5 Hz,相位噪声在距输出频率10 k Hz处小于–95 d Bc,杂散抑制度优于70 d Bc。     

X波段低相噪宽频带雷达频率综合器设计

随着雷达导引头在弹载方面的广泛应用,导引头的抗电子干扰能力成为一项关键技术。雷达频率综合器作为雷达系统的核心部件,其产生本振信号的质量对雷达系统的抗电子干扰能力具有决定性影响,这对本振信号的跳频带宽、相位噪声、杂波抑制度、平坦度等参数指标提出了更高的要求。本文运用直接数字频率合成(DDS)技术和先进设计系统(ADS)仿真技术进行宽带阻抗匹配,采取有效信号串扰隔离技术,使雷达频率综合器的X波段本振信号的各项指标得到明显改善。通过实验测试,本振信号可以实现快速跳频,跳频带宽达到500 MHz,提高了雷达的抗干扰能力;相位噪声优于-98 dBc/Hz@1 kHz,有效改善了雷达导引头的接收灵敏度。     

一种带有开关电流源的低相噪压控振荡器

提出一种带有开关电流源的电感电容压控振荡器（LC VCO）。该技术通过反馈电容将电感电容压控振荡器的输出耦合到电流源,形成了电流源的开关特性,从而减小了电感电容压控振荡器的相位噪声。提出的电感电容压控振荡器采用华虹 NEC的0.18μm SiGe BiCMOS工艺,工作频率为5.7 GHz,相位噪声为-113.0 dBc/Hz@1MHz,功耗为2.3 mA。在其他性能相同的情况下,提出的电感电容压控振荡器的振荡频率比典型的电感电容压控振荡器的相位噪声小4.5 dB。     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。