高速接口JESD204B的灵敏放大器设计

采用UMC 28 nm CMOS工艺,在低电源电压下设计实现了一种高速、低失调的灵敏放大器。在传统差分放大器、AB类锁存器等电路的基础上进行改进,提出了一种新型结构的灵敏放大器。利用Cadence软件进行电路设计和功能仿真。仿真结果表明,所设计的电路在1.05 V的低电源电压、5/10 GHz时钟下,其失调电压分别为0.2 mV/0.8 mV,传输延迟分别为50 ps/42 ps,功耗分别为0.37 mW/0.44 mW。因此,所设计的灵敏放大器适用于高速接口JESD204B模数转换模块。     

JESD204B Subclass1模式时钟设计与调试

JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议,Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析,并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明,该时钟调试方法能够满足Subclass1模式的时钟设计要求,保证数据的稳定收发。     

基于JESD204B的1GS/s、16-bit数据采集系统研究

采用"ADC+FPGA"的架构,设计了1 GS/s、16-bit高速高精度数据采集系统,实现了大动态范围(＞1 000倍)信号的单信道测量功能.研究采用周期sysref和脉冲sysref两种模式,分别建立了稳定连接的、具有确定性延迟的JESD204B连接,对比了两种模式下的采样数据频谱差别,结合硬件设计、固件设计的注意...     

ADI推出集成JESD204B串行接口的8通道超声接收器

Analog Devices,Inc.(ADI),全球领先的高性能信号处理解决方案供应商和医疗成像行业的长期合作伙伴,最近推出业界首款8通道超声接收器AD9671,集成片内JESD204B串行接口。通过集成该5Gb JESD204B接口,ADI的全新AD9671 8通道接收器与其它数据接口标准相比,可减少多达80%的超声系统I/O数据路由。减少路由可满足制造商设计小型、高性能超声系统的需要,在简化超声设备电路板设计的同时,更符合业界对更高数据速率、更多通道数和更佳图像分辨率的要求。     

高速全数字解调器的一种在线调试方法

提出一种高速全数字解调器的在线调试方法,灵活运用FIFO捕获并缓存包含错误信息的相关数据,解决了高速、海量数据流中难以捕获偶发性错误信息的难题,为程序缺陷分析提供条件,可直接用于高速全数字解调器的后期调试,其基本思想适应于其他高速逻辑的FPGA调试。     

基于EDA技术的数字系统设计

EDA是现代电子数字系统设计的核心技术,其基于电子芯片设计自动化特征,可实现电路数字逻辑系统设计,简化电路硬件设计的结构,提高数字系统可靠性和灵活性。对EDA技术的特征进行分析,介绍EDA设计工具及技术要点,以基于EDA技术的数字系统实例分析为基础介绍EDA技术在数字系统设计中的具体应用,证明EDA技术在电子设计和数字逻辑系统设计中的实用性。     

数字B超中时间增益控制器的硬件电路设计

时间增益控制器（TGC）是B超成像设备的重要部件,它对人体反馈的超声信号进行增益控制,补偿超声随传播距离增大而产生的衰减。该文依托数字B超设备的研发项目,完成了TGC的设计,包括整体方案设计、硬件电路设计与实现。     

数字B超中时间增益控制器的硬件电路设计

时间增益控制器(TGC)是B超成像设备的重要部件,它对人体反馈的超声信号进行增益控制,补偿超声随传播距离增大而产生的衰减。该文依托数字B超设备的研发项目,完成了TGC的设计,包括整体方案设计、硬件电路设计与实现。     

高速全数字解调器的并行码元同步设计

针对高速和宽码速率的要求,在Gardner算法的基础上设计了并行码元同步模块.该模块可以满足960MHz中频采样的全数字解调器要求,适应码速率40Mbps-320Mbps,并通过了仿真验证.     

Altera JESD204B解决方案简化基于FPGA系统中前沿数据转换器的集成

Altera公司开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无线射频前端、医疗成像设备、软件无线电,以及工业应用等。     

基于FPGA的多通道数字示波器设计

该数字示波器以SEP4020芯片和FPGA芯片为控制核心,利用高精度转换芯片ADS8322和高速八选一模拟开关74HC4051进行数据的采集和通道的切换,基于等效采集原理可实现对10Hz-10MHz的周期信号进行采集和显示,实时采样速率≤1MSa/s,等效采样速率≥200MSa/s。     

一种多路安全监控系统的设计

针对实际安全监控系统中多目标布控传感器器件存在的多选择性问题,设计了一种以CA3083集成电路为核心器件的多路安全监控系统。该系统整体结构为模块化设计,由用户根据不同监控现场的特征与需求,自行选择相应传感器模块作为检测传感头,同时采用安全性极强的新型TH9736/TH9738系列滚动式编解码无线电发射与接收模块遥控操作,并选取普通手机作为远程无线通讯工具,配以低成本的外围电路设计进而实现了多地点监控。本系统具有现场防盗报警、远程无线监控、现场人员求救、视频监控、解警等功能。该设计结构简单,安装灵活,性能可靠,不失为安全监控领域内一种较为理想的选择。     

基于韦根协议的门禁系统多路控制器设计

设计一种基于韦根协议的门禁系统多路控制器。以AVR单片机作为控制核心,时钟电路、火灾报警输入电路、按键与门磁输入电路以及锁电路作为组成部分,单片机通过接收新的协议(多路通信协议)信息来完成对多个门的控制。     

基于DSP的多路数据采集系统设计

设计了一种以DSP(数字信号处理器)为核心处理模块的数据采集系统,用于采集和处理两路传感器获得的信号。系统采用高速A/D转换器和DSP芯片,并结合相关算法软件,实现了实时的信号处理功能,结果可以经D/A转换后输出或以其他方式输出。实测表明,该系统工作稳定,只需根据采集信号种类的不同及输出要求的不同设计相关的算法软件,即可在工业生产过程或仪器仪表中使用该系统。     

基于DSP的多路温度采集系统硬件电路设计

设计了一种基于DSP的多路温度采集系统,用于采集和处理多路温度数据。系统采用了温度传感器LM35和DSP芯片,并结合相关的程序和软件,实现了多路温度数据采集和处理。该系统硬件电路简单,同时相对于单片机的数据采集系统更能满足系统在精确度和实时性方面的要求。实验证明,系统具有较好的实时性、方便性和安全性,可用于大多数工农业领域的实时温度采集。     

一种高精度多通道信号采集系统设计

介绍了一种基于高精度ADC信号采集系统设计方案,具有精度高,通道多,响应时间短等特点.有效利用ADC本身的特性对串行数据进行并行传输,很好的解决了因通道众多、数据量过大导致数据读取、存储和传输等困难.系统具有良好的扩展性,以32通道为基础,可以很方便的扩展至64通道或128通道甚至更多.     

多通道高速数字处理机设计

为了实现多目标回波信息处理,设计了一种四通道高速采样的信号处理机。实现以K7芯片为核心的数字处理平台及多种通信方式,通过高速ADC将回波信号数字化,利用巴克码脉内调制,在保持目标速度分辨率的同时提高了距离分辨率。通过简化数字下变频提高资源利用率,并仿真了多目标识别处理过程。对处理机的测试表明,实现了1.22mV静态噪声和64dB动态范围。     

基于FPGA的多通道多量程数据采集系统设计

为了实现多路模拟信号的准确采集、记录和显示,设计了一种基于FPGA的多通道、多量程数据采集系统。该系统采用FPGA作为主控芯片,通过FPGA内部的控制模块控制A/D数据转换和UART接口数据传输,并在FPGA内部完成数据处理。FPGA与上位机之间采用RS-232串口实现数据通信,上位机采用Viusal Basic编写监控界面,实现远程控制和显示。该系统具有性能稳定、实时性强、操作界面友好、可扩展性强等特点。