IP核标准和开发流程

随着集成电路制造业的发展,IP供应商的出现和SoC设计方法学的普及,越来越多的用户需要选择适合自身设计的IP。上述问题表明,IP核标准已经成为集成电路产业发展的当务之急。这里着重介绍了IP核的开发流程。     

IP软核的测试技术研究

随着超大规模集成电路技术的不断发展,集成电路的集成度不断增加;片上系统(SOC)的规模越来越大,片上系统的设计就变得越来越复杂。开发IP核成为SOC的重要设计手段。同时,IP核的测试也对科研人员提出了新的挑战。本文重点描述了IP的测试技术,证明了文献[1]中给出的伪穷举法。并以可编程8255并行I/O接口芯片为例说明了使用伪穷举法进行了IP核校验的方法。     

静止图像压缩标准JPEG IP核的设计与实现

本文介绍了基于静止图像压缩标准JPEG基本模式的编码器软IP核的设计与实现.本设计采用适于VLSI实现的DCT算法结构,单周期实现Huffman编码,图像压缩过程流水线实现,达到高处理速率和高数据吞吐率.使用Design Compiler在SMIC 0.18um CMOS单元库下综合,时钟频率可以达到125MHz,可处理每秒三十帧的1280·1024 SXGA图像.本IP核可以方便地集成到诸如数码相机、手机以及扫描仪等各种应用中.     

高可信IP核交付标准应用

随着数字系统的日益复杂,基于IP(Intellectual Property)的设计方法成为缩短开发周期的必然之选.因此,高可信IP核构建技术成为IP核交付及IP核复用成功的关键.主要研究高可信IP核的构建方法,首先阐述高可信IP核,以及高可信IP核应具有的特点;然后在国内外各大IP核标准的基础上,结合形式化规范技术,给出了一个可操作的高可信IP核文档交付方案.     

基于FPGA的16位数据路径的AES IP核

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现,支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展,减少了硬件资源的占用。该方案在Cyclone II FPGA芯片EP2C35F484上实现,占用20 070个逻辑单元（少于60%的资源）,系统最高时钟达到100 MHz。与传统的128位数据路径设计相比,更方便与处理器进行接口。     

基于FPGA的人机界面控制器IP核

本文结合可复用IP设计理念和FPGA技术特点,设计并实现了基于Avalon总线的能完成硬件可配置和可裁减的人机界面控制器IP软核.完成了VFD荧光管位数、键盘按键个数以及LCD液晶屏类型(STN/TFT)可配置的控制,并带有独立的帧存储控制器.     

CAN总线控制器IP核设计

设计了一个CAN总线控制器IP核。该IP核支持CAN总线标准帧和扩展帧两种报文格式,具有仅听模式和自测试模式,总线时序参数可配置,外部接口简单灵活,易于集成到各种CAN系统中。     

在8051 IP核基础上用FPGA实现数据采集

介绍在FPGA中利用硬件描述语言完成8051微控制器IP核的设计方案、开发流程及设计中的几个技术要点,最后在Altera公司的ACEX1K100QC208芯片上实现8051IP核,并例举其在一高速数据采集中的嵌入式应用,为基于FPGA的嵌入式系统设计提供可参考的实例。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

军用软件评审标准的改进措施研究

软件评审在军用软件的开发中占有重要地位.但是,我军的软件评审标准仅来源于IEEE的标准,这对于有着高安全性和高稳定性要求的军用软件是不够的,为了改进我军软件评审标准,提高评审在军用软件中的可操作性,本文先对几种航天行业软件评审标准进行对比介绍,然后分别分析这些软件评审标准的不同之处,最后对我军软件评审标准进行一些改进,...     

面向军事行动的后勤保障系统架构与关键技术

为了解决传统系统忽略后勤保障与军事行动间交互作用的局限性,从后勤保障对军事行动的感知与响应视角,对面向军事行动的后勤保障系统进行研究.在分析系统需求的基础上,构建响应灵敏和柔韧健壮的系统架构,给出系统实现关键技术,动态捕捉后勤保障对军事行动的协同效应.该系统的研究可为后勤保障提供决策信息,对于提高后勤保障力度具有重要作用.     

本体技术在作战计划系统中的应用

作为人工智能研究成果在军事领域的应用,本体技术逐渐成为作战计划系统中基础而核心的组成部分。针对本体技术在作战计划系统中的应用,从作战计划系统中本体的内容、表示、应用和扩展等方面,对两个重要的作战计划系统（DICIPLE和PLANET）中如何应用作战计划本体模型、如何管理作战计划本体等方面进行了分析。分析结果为作战计划建立本体提供必要的准备,为进一步设计基于本体的作战计划生成和验证系统提供了有益的指导。     

MPP系统的关键技术研究

ＭＰＰ系统的加速特性研究,找出影响ＭＰＰ系统性能的关键因素,着重研究提高系统性能的主要途径,为设计高性能的ＭＰＰ系统提供了参考。     

智慧矿山基本内涵、核心问题与关键技术

归纳了智慧矿山基本内涵,即具备对矿山的主动感知能力、自动分析能力及快速处理能力,数字矿山是智慧矿山的基础和依托,无人矿山是智慧矿山的高级阶段和终极目标;指出了智慧矿山待解决的三大核心问题,即矿山状态深度感知、矿山数据深度挖掘及矿山安全生产与管理决策支持;分析了智慧矿山所依托的三大关键技术,即煤矿物联网技术、煤矿大数据技术及煤矿智能决策支持技术。     

企业级CAE平台框架CoteFrame及若干关键共性技术

为将设计和分析数据、方法与流程进行有效整合,基于.Net技术开发企业级CAE平台框架CoteFrame.CoteFrame基于CAE广义模型进行核心数据结构的构建,并通过层次化设计思想组织各通用模块集.该平台框架实现并封装通用的处理子框架体系,主要包括基于元数据的大数据缓存子框架、基于XML可配置的日志体系、软件自动更新机制以及报告自动生成和更新机制等.CoteFrame已经在多个典型行业领域内取得成功应用,有效提高工作效率并减少分析工作成本.     

Licensing IP embodied in standards

How should a standardization body such as the IEEE deal with patents and copyrights on technology essential to using a standard! A recent controversy within the World Wide Web Consortium over a Microsoft patent illustrates the kind of problem that can arise when intellectual property rights cloud users' right of access to a standard. As yet, the IEEE has not developed a coherent policy on this issue; nor, apparently, has any other major standardization body     

适用于嵌入式系统的AES加密IP核设计

介绍了AES加密标准的Rijndael实现方法,设计了一种适合应用于嵌入式系统32位数据界面时序紧凑的AES加密IP核.该IP核能以较低的资源消耗实现在低端FPGA上速度为256 Mb/s的AES加密,且可将数据位宽扩展为64位或128位等,满足多种数据位宽应用的要求.该设计是一种低成本高性能的AES加密实现方法.     

取证系统中数据恢复关键技术研究

磁盘中已删除文件在未被覆盖之前,其存储方式为连续和离散存储。针对连续存储提出了一种准确匹配已删除文件首簇高16位算法,并重点分析离散存储碎片,提出了一种基于部分匹配预测算法PPMC来重构磁盘上已删除文件碎片的模型。采用PPMC算法确定出任意两个碎片的相邻性概率值,然后再通过剪枝技术,将不可能的分支裁减,逐步加工处理,重构出一个有完整顺序的原文件。