一种高性能CMOS LVDS接收电路的设计

提出了一种符合IEEE Std 1596.3-1996[1]标准,适用于芯片间高速数据传输的低电压差分信号(LVDS)接收电路;有效地解决了传统电路结构在电源电压降至3.3 V或更低以后不能稳定工作在标准规定的整个输入共模电平范围内的问题,电路能在符合标准的0.05~2.35 V输入共模电平范围内稳定工作,传输速率可达1.6 Gb/s,平均功耗1.18 mW。设计基于HJTC(和舰科技)Logic 0.18μm 1.8 V/3.3 V CMOS工艺,使用3.3 V厚栅MOS管和1.8 V薄栅MOS管。     

一种应用于高速数据通信的LVDS接收器设计

提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。     

高速LVDS收发芯片的设计

本文设计了一种新型低功耗LVDS（Low Voltage Differential Signaling）收发电路。对比于传统的发射电路,本次设计片内集成了共模反馈控制,同时为了提高该电路的工作速度,还设计了一个电流补偿电路来改善输出的时延特性,使得其最高工作速率能达到622Mb/s;而在接收电路方面,该设计解决了传统LVDS接收电路在共模信号输入范围大时性能不能满足要求的问题。另外,此接收电路还支持失效保护功能。该收发一体芯片已采用华润上华科技有限公司（CSMC)0.5µm CMOS工艺流片。测试结果表明,发送电路的最高工作速率超过622Mb/s,5V电源电压下静态工作电流仅为6mA。接收电路在宽的共模输入电压范围（0.1～2.4V）及低达100mV的差模输入信号条件下均能稳定工作。在400 Mb/s的最高工作频率下,静态工作电流仅为1.2mA。芯片满足TIA/EIA-644-A标准,可以应用于LVDS收发系统。     

基于SOI CMOS工艺的LVDS驱动器设计

基于绝缘体硅(SOI)0.35μm工艺实现了一款满足IEEE 1596.3和ANSI/TIA/EIA-644工业标准的低压差分信号(LVDS)驱动器芯片。全芯片分为预驱动模块、输出驱动模块、共模反馈模块、使能模块和偏置模块。提出了一种具有低输入电容输出驱动模块电路结构,经仿真验证可有效降低LVDS预驱动模块30%的功耗,同时降低29%的信号延时。芯片利用共模反馈机制控制输出信号的共模电平范围,通过环路补偿保证共模反馈电路的环路稳定性。芯片使用3.3 V供电电压,经Spice仿真并流片测试,输出信号共模电平1.23 V,差分输出电压347 mV,在400 Mbit/s数据传输速率下单路动态功耗为22 mW。     

一种高性能LVDS收发器的设计

基于0.18μm SiGe BiCMOS工艺,设计了一种用于10位200 MHz高速流水线模数转换器的CMOS LVDS收发电路。该收发电路由发射器(TX)和接收器(RX)组成。发射器通过带共模反馈的闭环控制电路,将0~3.3 V的CMOS信号转换成(1.2±0.35)V的LVDS信号。接收器采用一个轨至轨预运算放大器保证LVDS信号的完整接收,并实现一定的增益,之后由迟滞比较器和输出缓冲器实现对共模噪声的抑制以及信号驱动能力的提高,最终正确恢复出CMOS信号。仿真结果表明,在400 MHz脉冲输入下,收发器可以稳定工作在3.3 V电源电压,总功耗仅为22.4 mW。     

一种具有预驱动电路的低抖动LVDS驱动器

传统LVDS驱动器由于电源不稳定、驱动器与传输线之间阻抗不匹配等不良因素的影响,输出波形会出现抖动,质量下降.在传统LVDS驱动器的基础上,设计了一种新颖的LVDS驱动电路.该电路采用预驱动技术,控制输出电压的翻转和减少总输入电容,输出波形较为平滑.采用0.18μm工艺对电路进行仿真.结果显示,电路输出波形摆幅为0.345 V,输出共模电压为1.17V,总输入电容为72 fF.     

一种低压LVDS接收器输入级的设计研究

轨到轨输入预放大级是LVDS接收器设计的关键点之一,一般差分放大器只能满足有限的共模输入范围。结合LVDS接收器的特点,提出了一种接收器轨到轨输入级的电路设计,采用Chartered 0.18μm CMOS工艺和BSIM3V3模型,对电路进行了共模扫描、交流分析和瞬态分析,结果表明,该输入级电路在1.8V电源电压、500Mbps的传输速率下性能良好。     

千兆比特数据率LVDS接口电路设计

设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。     

0.5μm CMOS 622Mb·s-1 LVDS驱动器芯片设计

文中采用0.5μm CMOS工艺设计并实现了LVDS驱动电路,整个电路由单端输入-差分输出转换电路、偏置电路、驱动输出电路和共模反馈电路组成。该电路芯片面积仅为0.47mm×0.35mm,测试结果表明,采用5V电源供电时直流功耗为30mW,输出电压摆幅及输出共模电平都满足TIA/EIA-644-A标准,电路最高工作速率高于622Mb·s~(-1),可以应用于LVDS传输系统。     

如何利用数据传输线路将信号传送到更远的地方

由于LVDS接收器电路的输入共模电压范围较为广阔，因此可以轻易支持信号摆幅高达1.2V/1.5V/2.5V的CML及LVPECL差分输入、输出，这样的灵活性是其他差分技术所无法相比的，