2.5 GHz高线性度瓦级CMOS功率放大器的设计

设计了一个工作于2.5 GHz、最高输出功率达到31.8 d Bm的CMOS功率放大器(PA),该PA由两级放大器组成,两级放大器均采用全差分电路结构。为了实现1 W以上的输出功率,第二级放大电路由两个完全相同的子放大器组成,然后通过高效率的片上功率合成器将两个子放大器的输出电压相加。片上二次谐波短路电路用来提高PA的线性度,对比没有采用二次谐波短路的PA,采用二次谐波短路后PA的三次谐波失真下降7 d B。该PA采用TSMC 0.18μm CMOS设计,采用Agilent ADS软件进行电路仿真和片上无源器件的设计,电路仿真结果表明:在2.5 GHz工作频率点,PA的输入完全匹配(S11=-25 d B),小信号增益达到25 d B,功率增益为19.4 d B,最高输出功率达到31.8 d Bm,最高功率附加效率(PAE)达到32.9%,三阶交调失真在输出功率等于22.3 d Bm时为-30 d Bc。     

基于噪声消除技术的超宽带低噪声放大器设计

基于TSMC 0.18μm工艺研究3 GHz~5 GHz CMOS超宽带无线通信系统接收信号前端的低噪声放大器设计。采用单端转差分电路实现对低噪声放大器噪声消除的目的,利用串联电感作为负载提供宽带匹配。仿真结果表明,所设计的电路正向电压增益S21为17.8 dB~19.6 dB,输入、输出端口反射系数均小于-11 dB,噪声系数NF为2.02 dB~2.4 dB。在1.8 V供电电压下电路功耗为12.5 mW。     

基于噪声消除技术的超宽带CMOS低噪声放大器设计

为满足3.5 GHz单载波超宽带无线接收机的射频需求,设计了一种工作在3～4 GHz的超宽带低噪声放大器。电路采用差分输入的CMOS共栅级结构,利用MOS管跨导实现宽带输入匹配,利用电容交叉耦合结构和噪声消除技术降低噪声系数,同时提高电压增益。分析了该电路的设计原理和噪声系数,并在基于SMIC 0.18μm CMOS射频工艺进行了设计仿真。仿真结果表明:在3～4GHz频段内,S11和S22均小于-10 dB,S21大于14dB,带内起伏小于0.5dB,噪声系数小于3dB;1.8V电源电压下,静态功耗7.8mW。满足超宽带无线接收机技术指标。     

采用新型电流舵结构的增益可调UWBLNA

基于TSMC 0.18μm CMOS工艺,设计了一款工作在3 GHz⁵ GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz5 GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz⁵ GHz工作频段内,LNA获得了25 dB的增益可调范围,最高增益达到24 dB,输入端口反射系数小于-11 dB,输出端口反射系数小于-14 dB,最小噪声系数为2.3 dB,三阶交调点(IIP3)为4 dBm,在1.2 V电压下,电路功耗仅为8.8 mW。     

3GHz～5GHz超宽带噪声系数稳定的低噪声放大器

采用共源共栅级结构和源极负反馈电路设计了一款应用于超宽带系统的低噪声放大器电路。结合巴特沃斯滤波器的特性,实现放大器的输入、输出匹配网络,并详细分析了电路的噪声系数。基于TSMC 0.18μm CMOS工艺,在3 GHz～5 GHz频带范围内对电路进行ADS软件仿真。仿真结果表明,在1.8 V供电电压下,功耗为13.2 mW,最大增益达到15 dB且增益平坦,最大噪声系数仅为1.647 dB,输入反射系数S11<-10 dB,输出反射系数S22<-14 dB。     

一种0.8GHz～6GHz CMOS超宽带低噪声放大器设计

给出了一个针对0.8GHz～6GHz 的超宽带低噪声放大器 UWB LNA(ultra-wideband low noiseamplifier)设计。设计采用0.18μm RF CMOS 工艺完成。在0.8GHz～6GHz 的频段内,放大器增益 S21达到了17.6dB～13.6dB。输入、输出均实现良好的阻抗匹配,S11、S22均低于-10dB。噪声系数(NF)为2.7dB～4.6dB。在1.8V 工作电压下放大器的直流功耗约为12mW。     

具有非平衡变换功能的CMOS LNA设计

采用TSMC 0.18μm CMOS工艺设计了一个工作在2.4GHz上,具有非平衡变换功能的低噪声放大器。电路由两级构成,第一级主要实现高增益低噪声,第二级主要实现非平衡变换的功能。仿真结果显示噪声系数小于1dB,增益大于28.5dB,输入三截交调点为-10.27dBm,输出差分信号相位误差小于0.2°,增益差小于0.1。     

2～5GHz 0.18μm CMOS宽带低噪声放大器设计

本文设计实现了一个2～5GHz的两级CMOS低噪声放大器(LNA),可应用在超宽带的下半频段(3.1～5GHz)。LNA由两级组成,第一级是一个共栅级,保持良好的线性度并完成较好的输入匹配;第二级是一个共源级堆叠一个电流源,在保持低噪声系数的同时降低功耗。通过级联共栅和共源结构进行增益补偿,所设计的LNA具有近似恒定的增益和噪声系数。采用0.18μm CMOS工艺实现后,模拟结果表明,增益和噪声系数在2～5GHz频率范围内分别为11.5dB和5.1dB,输入反射系数低于-22dB。在4GHz时,模拟得到的三阶交调点为-10dBm。在1.8V电源电压下,LNA的功耗约为11mW。     

基于模拟预失真的2.4 GHz CMOS功率放大器设计

基于65 nm互补金属氧化物半导体(CMOS)工艺,设计一种2. 4 GHz的两级全差分功率放大器。通过采用片上变压器实现单端信号和差分信号之间的转换和输入输出阻抗匹配和将驱动级作为预失真器的模拟预失真技术提高线性度,从而实现高增益、高集成度和高线性度的功率放大器芯片。芯片面积为1. 08 mm×1. 37 mm。仿真结果表明:在2. 4 GHz的工作频点,功率放大器的-1 d B输出功率为22. 9 d Bm,功率附加效率为23. 5%,小信号增益为27. 2 d B,三阶交调失真为-35. 6 d Bc。     

E类射频功率放大器设计

基于0.18μm CMOS工艺,采用包含增益驱动级在内的两级电路结构,设计了一个工作频率为2.4GHz的E类开关模式功率放大器,并实现了全片集成.电路通过负载牵引技术获得最佳输出负载,在2V电源电压下经ADS2005A仿真,当输入信号功率为-10dBm时,获得约21.5dBm的输出功率,功率增益为31dB,功率附加效率达到57.69%的较好结果.     

Dynamic interactions between power plants and power systems

This survey is focused on the numerous dynamic interactions between power plants and power systems. Examples from two applications are used in this paper to show:

• •the advantages of model-based power control concepts for steam power plants, being robust against internal power-plant disturbances and external power-system disturbances, not only during normal interconnected grid operation, but also in the cases of isolated grid conditions, and
• •the influences of steam and hydro power plants, as well as of the frequency-dependent load, on the damping behavior of slow inter-area power-system oscillations.

Finally, essential control tasks for both power plants and power systems are sorted and classified.     

发电厂通信电源存在的风险及应对措施

在对贵州电力系统发电厂通信电源现状调研的基础上,针对通信电源设备管理和运行维护方面存在的风险进行了深入分析,并对如何应对风险提出了合理的解决措施。     

大功率LED脉冲驱动电源技术的研究

基于脉宽调制电路(PWM)原理,研究设计大电流小占空比驱动大功率LED直流脉冲电源,实验测试比较了不同占空比脉冲方式下,点亮LED的实际消耗功率、瞬态光亮强度、温升情况等,探索通过脉冲电源驱动提高LED发光效率的实现方案,并取得初步实验结果。     

Low power DCVSL circuits employing AC power supply

In view of changing the type of energy conversion in CMOS circuits, this paper investigates low power CMOS circuit design, which adopts a gradually changing power clock. First, we discuss the algebraic expressions and the corresponding properties of clocked power signals. Then the design procedure is summed up for converting complementary CMOS logic gates employing DC power to the power-clocked CMOS gates employing AC power. On this basis, the design of differential cas-code voltage switch logic (DCVSL) circuits employing AC power clocks is proposed. The PSPICE simulations using a sinusoidal power-clock demonstrate that the designed power-clocked DCVSL circuit has a correct logic function and low power characteristics. Finally, an interface circuit to convert clocked signals into the standard logic levels of a CMOS circuit is proposed, and its validity is verified by computer simulations.     

一种新型高功率因数电源的设计

针对现有模拟控制技术实现功率因数校正(PFC)时,存在功率因数、效率过低,总谐波畸变率(THD)过大,系统不稳定等问题,设计了一种新型高功率因数电源和改进型算法。该电源在现有模拟电路的基础上进行创新,采用DSP数字双闭环控制,通过对改进型算法的分析,得出电压环、电流环控制系统的传递函数,设计并实现了交错并联Boost PFC新型电源。经过大量实验和测试可知,该电源的功率因数达到0.99以上,效率在0.95以上,THD小于3%,提升了系统的稳定性。实验和测试结果完全验证了新型电源的可行性和正确性,拥有广阔的应用前景。     

西北地区城网改造中配电网无功本憎问题的分析

基于电路理论,分析了配电网无功补偿的基本原理,补偿容量的确定及补偿后的效益问题。在此基础上,进一步提出西北地区城网改造中配电删无功补偿方式的合理选择及遵循原则。     

基于数字触发器的电源设计

介绍了一种以51系列单片机为核心,以晶闸管为开关器件,输出电压连续可调的直流电源的硬件结构和软件流程。该系统目前已应用在某高校船舶电站模拟实验室,运行效果良好。