共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
SteveMappas 《今日电子》2004,(2):11-14
电源设计人员通过正确匹配MOSFET在驱动时的门极驱动电压,有时能够获得额外的效率提高。采用较高的电压驱动MOSFET门极将导致较低的关联导通电阻Rds(ON),直到低至某一特定值。在众多高电流隔离式电源应用中我们可以发现,这对低电压高电流VRM设计以及控制驱动的同步整流器而言是十分有益的。在同步降压电源应用中,降低 相似文献
3.
针对适用于锂电池保护电路特点要求的共漏极功率MOSFET的封装结构进行了研发和展望.从传统的TSSOP-8发展到替代改进型SOT-26,一直到芯片级尺寸的微型封装外形,其封装效率越来越高,接近100%.同时,在微互连和封装结构的改进方面,逐渐向短引线或焊球无引线、平坦式引脚、超薄型封装和漏极焊盘散热片暴露的方向发展,增... 相似文献
4.
5.
基于仿真和实验方法,开展了100VN沟槽MOSFET的设计研究工作.通过沟槽深度,体区注入剂量和栅氧化层厚度拉偏,获得了对击穿电压,阈值电压和导通电阻的影响规律并对机理进行了分析,仿真工具同时描述了器件内部的电流路径和碰撞电离率分布.随着沟槽深度增加击穿电压先升后降,导通电阻则表现为相反趋势;击穿电压与注入剂量具有弱相关性,阈值电压随注入剂量增加而升高;击穿电压随着栅氧化层厚度增加整体表现上升趋势,但变化幅度不大,阈值电压与厚度变化表现出强相关性.通过逐步优化获得了最终结构和工艺参数为沟槽深度1.5μm,体区注入剂量1.3E13,栅氧化层厚度700 A,通过流片获得器件最终电性参数为击穿电压为105.6 V,阈值电压2.67 V,导通电阻3.12 mR,相较于仿真参数分别有98%,94%和75%的变化率. 相似文献
6.
超结MOSFET的最新发展动向 总被引:1,自引:0,他引:1
简述了超结MOSFET的诞生及其基本原理和器件可靠性;介绍了超结MOSFET的一些不足和针对这些问题进行的改进;最后简要介绍了基于超结理论的一些新型功率器件。 相似文献
8.
9.
10.
11.
12.
13.
Leo Sheftelevich 《今日电子》2014,(6):27-28
正一位工程师曾经对我讲,他从来不看MOSFET数据表的第一页,因为实用的信息只在第二页以后才出现。事实上,MOSFET数据表上的每一页都包含有对设计者非常有价值的信息。但人们不是总能搞得清楚该如何解读制造商提供的数据。本文概括了一些MOSFET的关键指标,这些指标在数据表上是如何表述的,以及理解这些指标所要用到的清晰图片。像大多数电子器件一样,MOSFET也受到工作温度 相似文献
14.
为了降低屏蔽栅沟槽型(SGT,Shield Gate Trench)MOSFET的导通电阻、提高器件的品质因数,通常使用增加屏蔽栅沟槽深度和密度的方法,但是在刻蚀高密度深沟槽时会使晶圆产生严重的翘曲现象。因此,提出一种100 V具有子沟槽(ST,Sub-Trench)的SGT(ST-SGT)器件结构。在相邻的主沟槽间插入子沟槽后,显著降低了器件栅极附近的电场峰值,避免栅氧化层出现过早击穿,同时较浅的子沟槽提升了外延层纵向电场分布的均匀性,改善了高密度深沟槽带来的晶圆翘曲问题。通过使用Sentaurus TCAD仿真软件,调节子沟槽深度和上层外延层电阻率两个重要参数,对ST-SGT进行优化设计。结果表明,当子沟槽深度为2.5μm、上层外延电阻率为0.23Ω·cm时,对应的ST-SGT的品质因数(FOM,Figure of Merit)最大,此时击穿电压为135.8 V,特征导通电阻为41.4 mΩ·mm^(2)。优化后的ST-SGT与传统SGT相比,其FOM提高了19.6%。 相似文献
15.
降低功率MOSFET导通电阻RON的研究进展 总被引:1,自引:0,他引:1
本文综述了降低功率MOSFET导通电阻的研究进展,从打破硅极限与降低沟道电阻两方面入手,介绍与分析了降低的各种新结构、新思想,并对其进行比较。最后,列出了其它降低导通电阻的方法。 相似文献
16.
17.
18.
为了降低传统沟槽MOSFET的导通电阻和栅漏电容,科研人员提出一种具有电荷平衡结构的SG-RSO MOSFET。在此基础上,利用电荷平衡理论计算出SG-RSO MOSFET结构的主要参数,并借助TCAD仿真软件对外延层厚度及其掺杂浓度、场板氧化层厚度和沟槽深度等主要参数进行合理优化设计。最终,仿真得到击穿电压为92.6 V、特征导通电阻为19.01 mΩ·mm2、特征栅漏电容为1.45 nF·cm-2的SG-RSO MOSFET。该器件性能优于传统沟槽MOSFET。 相似文献
19.