基于负反馈技术的嵌套式直流失调消除电路

基于UMC 40 nm CMOS工艺,设计了一种带有直流失调消除电路(DCOC)的可编程增益放大器(PGA),该PGA采用闭环电阻反馈结构,由两级增益单元级联构成.DCOC电路基于传统的直流负反馈结构,针对多级级联的方式,提出了一种嵌套式反馈方法,可降低电路功耗和面积.仿真结果表明,DCOC在0-52 dB的增益变化范...     

基于电感源极退化技术的高线性混频器设计

基于电感源极退化技术设计了一款新颖的高线性度正反馈跨导放大器,并且将该跨导放大器应用于折叠结构式混频器当中。通过抵消反相器和辅助放大器之间的三阶跨导分量,改善了其线性度。电路采用TSMC 0.13μm CMOS工艺进行设计与仿真,完成了版图设计与流片。与传统结构相比,该混频器的输入三阶交调点IIP3高达8.6 dBm,噪声系数为10.9 dB,增益高达14 dB,并且取得了更优的归一化FOM指标。     

3GHz～5GHz超宽带噪声系数稳定的低噪声放大器

采用共源共栅级结构和源极负反馈电路设计了一款应用于超宽带系统的低噪声放大器电路。结合巴特沃斯滤波器的特性,实现放大器的输入、输出匹配网络,并详细分析了电路的噪声系数。基于TSMC 0.18μm CMOS工艺,在3 GHz～5 GHz频带范围内对电路进行ADS软件仿真。仿真结果表明,在1.8 V供电电压下,功耗为13.2 mW,最大增益达到15 dB且增益平坦,最大噪声系数仅为1.647 dB,输入反射系数S11<-10 dB,输出反射系数S22<-14 dB。     

适用于WLAN接收机的高线性电流模式混频器设计

针对无线局域网接收机对低成本和线性度的定制化需求,设计了一款适用于IEEE 802.11 b/g/n/ax标准WLAN接收机的高线性度电流模式混频器;采用零中频接收机架构,电流模式混频器的电路结构主要包括跨导级放大器,混频开关级和跨阻放大器;通过跨导级两种工作状态的转换和跨阻放大器反馈电阻的两种取值变化实现了混频器的四档增益可调;混频开关级选用双平衡无源混频电路以提供良好的线性度;为了解决零中频接收机存在的直流失调问题,加入了一种电流注入式的直流失调校准电路,进一步提高了混频器的线性度;对跨阻放大器中的跨导运算放大器电路进行优化设计以提高其带宽,使跨阻放大器的输入阻抗足够小以保证混频器的线性度;基于180 nm RF CMOS工艺,借助Cadence软件对混频器进行仿真:当本振频率为2.4GHz时,四档增益分别为38dB、32dB、27dB和21dB,中频带宽可达20MHz;噪声系数在高增益的情况下为8.46dB,输入三阶交调点在低增益的情况下可达13.72dBm;仿真结果表明,在较宽的中频带宽下,电流模式混频器取得了良好的线性度性能,满足WLAN接收机的定制化需求。     

基于噪声抵消和线性度提高的差分LNA的设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益、高线性度的差分CMOS低噪声放大器。与传统的共源共栅结构相比,在共栅极上引入一对交叉耦合电容和电感,以消除共栅极的噪声并提高电路的线性度和增益。仿真结果表明,在2.45GHz的工作频率下,该电路的噪声系数仅有1.3 dB,该电路能够提供17.8 dB的正向增益,良好的输入输出匹配,该放大器的输入三阶交调点为-0.9 dBm,功耗小于10 mW。     

一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求.     

一种指数增益控制宽范围可变增益放大器

采用中芯国际(SMIC)0.35μm CMOS混合信号工艺设计了一个具有指数增益特性的宽增益调节范围的可变增益放大器,其作为对信号的前级放大单元已经应用在了本中心设计的一款用于红外信号接收的芯片中.设计的这款可变增益放大器由Gilbert单元、指数转换电路、固定增益放大器组成.经过HSPICE仿真验证,该放大器可以实现-11.3dB-33.4dB的增益连续变化,其-3dB带宽为5.2MHz、相位裕度60°、控制电流与增益成dB-线性,很好地满足了整个红外接收芯片对其的性能要求.     

3 GHz CMOS低噪声放大器的优化设计

基于0.18 μm CMOS工艺,采用共源共栅源极负反馈结构,设计了一种3 GHz低噪声放大器电路.从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9 dB,噪声系数为1.1 dB,1dB压缩点为-13.05 dBm.     

5.8 GHz 0.18μmCMOS低噪声放大器的设计

基于0.18μm CMOS工艺,设计了一个新型的低噪声放大器。在该放大器中,采用带有级间匹配的共源共栅结构。采用级间匹配结构实现了低功耗高增益。为了降低芯片面积,使用LC并联网络代替传统的大电感。仿真结果表明,在5.8 GHz的工作频率下,功率增益大约为10.3 dB,而反向隔离度低于－16 dB。同时具有比较好的输入输出匹配。除此之外,还获得了比较小的最小噪声系数和比较好的线性度。在1.5 V的供电电压下,电路的静态功耗为12.7 mW。     

用于FM调谐器的新式低噪声放大器设计

论文设计实现了一个用于单芯片FM调谐器的低噪声放大器,放大器采用0.6 um BiCMOS工艺实现.低噪声放大器采用匹配简单并且线性度很高的新式共基结构实现.仿真结果显示采用此结构的低噪声放大器的正向增益(S21)为24dB,信号频率范围内的噪声系数(Noise Figure)仅仅为2.5dB.输入3阶交调点(IIP3)为-15.25dB.本文中,我们将对该结构低噪声放大器进行具体的分析.