基于FPGA的自适应谱线增强系统设计

在此基于Altera公司的现场可编程门阵列（FPGA）芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强（ALE）处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。     

改进语音增强多频带谱减算法研究

针对传统谱减语音增强算法增强后的语音信号会残留明显的"音乐噪声"的问题,采用多频带谱减算法对其进行改进。改进算法的原理是将带噪的语音信号按照频率划分成不同的频带,并使这些频带之间互不交叠,根据频带内带有噪声的语音信号和噪声信号信噪比,利用自适应算法求得该频带的过减因子。仿真结果表明:改进多频带谱减算法的语音增强效果优于传统谱减法。     

产品推介

嵌入式系统Altera基于模型的FPGA浮点DSP工具Altera公司演示了使用FPGA的浮点DSP新设计流程,支持在FPGA中实现复数浮点DSP算法,包括集成在DSP Builder高级模块库中的Altera浮点DSP编译器、QuartusII RTL工具链、     

基于导频的OFDM系统信道估计算法研究及实现

介绍了基于导频的OFDM系统信道估计方法,对典型估计方法的算法复杂性进行了分析比较,并在此基础上给出了频域导频时域平均信道估计算法的硬件电路FPGA实现方案,对FPGA设计的主要模块进行了详细说明,以Altera的StratixⅡ芯片为平台完成仿真和综合.系统分析和FPGA电路综合结果表明:相比传统的频域信道估计算法,该算法节省资源,更利于硬件实现.     

Altera推出Nios Ⅱ系列软核处理器

前不久,Altera正式推出了Nios Ⅱ系列32位RSIC嵌入式处理器.Nios Ⅱ系列软核处理器是Altera的第二代FPGA嵌入式处理器,其性能超过200DMIPS,在Altera FPGA中实现仅需35美分.Altera的Stratix、Stratix GX、Stratix Ⅱ和Cyclone系列FPGA全面支持Nios Ⅱ处理器,以后推出的FPGA器件也将支持Nios Ⅱ.     

基于SOPC技术的数字音频处理系统设计

介绍了一种基于语音编解码芯片TLV320AIC23和可编程片上系统(SOPC)技术的嵌入式数字音频处理系统设计方案,通过在Altera公司的CycloneⅡFPGA上配置NiosⅡ软核处理器、语音芯片TLV320AIC23的I2C配置模块、数字音频处理模块等相关接口模块来搭建硬件平台,并利用软件集成开发环境NiosⅡIDE进行软件设计来控制整个系统工作。最后对整个系统进行了调试,实验结果表明系统实现了数字音频的高速采集、存储及回放等功能。     

基于临界频带子波变换的语音增强

提出了一种临界频带子波变换进行语音增强的新算法。该算法对传统的功率谱减算法进行改进，引入了与人耳听觉系统直接吻合的临界频带子波变换，使增强后的语音更符合人耳的听觉感知。对该算法进行客观和主观测试结果表明：与谱减法相比能更好地抑制残留噪声和背景噪声，增强后的语音具有更高的清晰度和可懂度。     

基于FPGA的Kalman滤波器的设计

针对电路设计中经常碰到数据的噪声干扰现象,提出了一种Kalman滤波的FPGA实现方法。该方法采用了Ⅱ公司的高精度模数转换器ADS1251以及Altera公司的EPIC12,首先用卡尔曼滤波算法设计了一个滤波器,然后将该滤波器分解成简单的加、减、乘、除运算。通过基于FPGA平台的硬件与软件的合理设计,成功地实现了数据噪声的滤除设计,并通过实践仿真计算,验证了所实现滤波的有效性。     

一种新的光纤语音传输系统设计与实现

简要介绍了语音编解码芯片TLV320AIC23,提出了一种基于FPGA和TLV320AIC23的光纤语音传输系统的设计方案.在QuartusⅡ 7.2开发环境下,采用自顶向下利用原理图与verilog HDL语言相结合的方式,用Altera公司的EP2C35F672C8芯片实现仿真.既可用于光纤通信实验教学,也可作为光纤语音传输系统的试验平台,具有实际应用价值.     

MRI脊柱图像分割算法在嵌入式系统中的实现

本文给出了基于NiosⅡ软核处理器嵌入式平台的医学图像分割算法硬件实现研究。算法实现了核磁共振(MRI)脊柱矢状图像自动椎间盘定位以及量化标注,在充分利用Altera FPGA/NiosⅡ资源后,使得这种算法在嵌入式系统上实现。该系统具有小型化、便携化的特点,并有助于与其他成像图像(如CT)进行图像的配准,以及图像引导下椎骨外科手术的实施。     

实时高精度麦克风阵列数据采集系统

针对麦克风阵列语音增强系统对高精度和强实时性数据采集的需要,设计并实现了一种基于FPGA的麦克风阵列数据采集系统。其主要包括数模转换模块、数据接收处理模块和以太网控制模块3部分,实现了对16路语音信号的高质量采样和传输。系统中,将UDP数据报协议用硬件编程语言verilog在FPGA上实现,与基于操作系统的TCP/IP协议族实现UDP协议相比,大大提高了资源利用率。测试结果表明,系统能完成16路语音信号的高精度、高可靠性实时采集和传输,以太网传输速率达2.3MByte/s,满足了麦克风阵列语音增强系统的研究需要。      

基于AMBE-3000声码器的语音通信系统设计

介绍了语音系统组成和AMBE-3000声玛器的基本原理,对基于AMBE-3000声码器语音系统的实现过程进行了详细阐述。本系统以FPGA为核心,利用全双工AMBE-3000声码器,实现了语音数据的双向数据传输。一方面FPGA作为主控芯片,分别对TLV320AIC32和AMBE-3000芯片的功能进行配置和控制;另一方面,FPGA实现TLV320AIC和AMBE-3000芯片之间的数据交互,并对数据进行处理。该系统在8 kHz低速、纯话音应用环境下,能够获得更好的语音质量,而且性能优于G.729。     

基于FPGA的语音识别SoC系统解决方案

基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路（MSAC）为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39．18％及1KB片内SRAM,完成整个语音识别算法性能比S3C44BOx（ARM7）平台上定点C程序提高了49．78％,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。     

基于FPGA的红外焦平面实时图像处理系统

针对红外焦平面阵列(IRFPA)实时图像处理系统中的重要环节——IRFPA的非均匀性校正和红外图像的增强,提出了以FPGA为核心的红外焦平面成像实时处理系统。该系统能够实时完成校正系数的计算、IRFPA非均匀性校正、红外图像的增强及视频合成等功能。在FPGA中采用了并行处理结构和流水线技术,使系统的处理速度高达50M×12 bit/s,特别适用于大面阵、高帧频IRFPA实时图像处理。仅用一片FPGA完成所有的处理功能,使整个系统结构简单、体积小、功耗小,便于小型化。     

基于FPGA的高性能MFCC特征参数提取

为了实现高速语音特征参数的提取,在分析了美尔频率倒谱特征参数提取算法的基础上,提出了算法的硬件设计方案,介绍了各模块的设计原理.该方案增加了语音激活检测功能,可对语音信号中的噪音帧进行检测,提高了特征参数的可靠性.最后将设计实现于Stratix Ⅱ系列FPGA上,仿真结果表明设计可以实现高速,高精度的MFCC特征参数提取.     

基于DFT滤波器组的低时延FPGA语音处理实现研究

提出了WOLA（Weighted Overlap-Add）并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引入系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16kHz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12%,计算时延降低29.2%.     

基于NiosII的SD卡驱动程序开发

提出一种在FPGANiosⅡ软核处理器下SD卡驱动设计的方法。采用Altera公司的FPGA可编程逻辑器件．构建了NiosH软核处理器平台,并在此之上实现了SD卡的驱动设计。实验结果表明：设计提高了FPGA系统的设计灵活度,并有效地控制了FPGA的资源利用率。     

高分辨率视频图像实时增强系统的设计

雾霾天气情况下,视频成像跟踪系统采集到的图像往往呈现对比度低、灰度分布集中的特点,地面的军事人员很难准确、快速的识别跟踪目标,为了解决这一问题,本文以Xilinx公司的Spartan 3AN系列低成本FPGA芯片为核心,设计了高分辨率（1004×1004）视频图像实时增强系统,主要工作为系统硬件平台的设计和限制对比度直方图自适应均衡(Contrast Limited Adaptive Histogram Equalization—CLAHE)算法的FPGA实现。通过实际系统测试,设计满足实时性的要求,同时增强效果明显,可以清晰的识别目标。该系统可用于医学图像增强、交通检测及航空航天等多个领域,具有较高的实用价值。     

基于状态机的语音电子密码锁设计

为了进一步减少现有电子密码锁系统的规模,提高其性能的灵活性,设计了一种新型的语音电子密码锁.它具有智能语音提示、开锁、超次锁定、自动报警、管理员解锁、修改用户密码等功能,用FPGA(现场可编程门阵列)芯片和语音芯片ISD2560实现,体积小、电路简单.实际实验及仿真结果表明该设计功耗低、安全可靠,维护和升级方便,具有广阔的应用前景.     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台,用VHDL语言和电路图完成系统设计描述,用MAX plusⅡ软件进行编译、综合和下载,实现了6点实序列DFT算法,并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点,用VHDL语言实现的基于IP核FFT算法具有很好的可移植性,可以重复使用,大大提高了设计效率。