用HCl加热氧化法制备优质栅氧化物介质的实验

栅氧化物介质是MOS电路制作中的关键工艺之一。近年来大量地报告了有关在热生长栅氧化物介质时将氧或氧化物适量地添加到氧化气氛中去。证实了可以获得优质的栅氧化物介质,HCl氧化法就是其中方法之一。我们在鼓泡法基础上利用不同温度下HCl的PHCl值的不同,对HCl进行加热,实现了简便地控制优质栅氧化物介质的目的。大量实验证明这是切实可行的。     

硅片在加三氯乙烯的气氛中氧化

本文详细介绍了三氯乙烯氧化系统,说明了三氯乙烯氧化机理和对引入氧化层的氯的控制方法。详细地报导了实验结果,并对其可能的机理作了解释。实验证明,这种氧化方法对提高氧化膜的质量是一种行之有效的方法。目前我们已普遍地用于MOS和双极型大规模集成电路的制作工艺中,取得了可喜的成果。     

线阵CCD摄象传感器的栅氧化

线阵CCD摄象传感器的栅氧化,是制作整个器件的一个关键工艺,采用了三氯乙烯(以下简称TCE)参与氧化,已能获得高质量的二氧化硅层,其表面态密度一般控制在4×10~(10)/cm~2·ev左右(最低可达9.1×10~9/cm~2·ev)。本文着重叙述了氧化层参数与工艺的关系和实验中的一些做法,对TCE氧化的工艺条件进行探讨。     

用镶嵌工艺制作金属/高k晶体管

东芝公司的研究人员认为,２ｍｍ以下的薄栅介质是开发高性能晶体管的最佳材料。这意味着栅材料从现在采用的重掺杂多晶硅栅和ＳｉＯ２栅氧化层向金属栅和高ｋ栅介质材料发展。 金属栅与多晶硅栅相比,其优点是不受栅耗尽效应的影响。高ｋ介质的优点是介质材料具有较高的介质常数（ｋ值）以及较低的隧道电流密度。同时,由于它们具有较大的电容,所以在相似的电特性下,能淀积的膜层厚度比二氧化硅膜厚。高ｋ材料包括Ｔａ氧化层、Ｔｉ氧化层、Ｚｒ氧化层以及Ｈｆ氧化层。 促使开发镶嵌栅工艺的一个因素是用反应离子刻蚀薄栅氧化层图形太难,…     

超薄LPCVD二氧化硅膜栅介质

本文介绍低温生长的薄LPCVD二氧化硅膜经短时间热退火后，热氮化后的物理及电学性质。与热生长二氧化硅膜性质进行比较，结果表明，LPCVD二氧化硅膜许多性质优于热生长二氧化硅膜。适合做MOS晶体管的栅介质。文中重点指出，小于10nm的超薄的LPCVD二氧化硅膜经快速热退火或热氮化后做MOS晶体管的栅介质，其电学特性优于热生长二氧化硅膜做栅介质的MOS晶体管。在低温器件及超大规模集成电路中有广泛的应用前景。     

两步三氯乙烯薄栅氧化工艺

本文研究了两步三氯乙烯薄栅(～400)氧化工艺,作为制备符合HMOS-Ⅱ工艺所要求的400优质薄栅氧化层的一种新方法。其主要特点是:低温、低浓度三氯乙烯(TCE)的生长氧化,产生一个低缺陷密度的氧化层,然后再在O_2、N_2、TCE混合气氛中进行处理(分为高温处理和原温处理两种),这就改善了原有氧化层的结构完整性,提高了钝化能力。对不同的工艺条件进行了研究,结果表明两步三氯乙烯薄栅氧化工艺可形成高质量的薄氧化层。氧化层厚度控制在400±20范围,表面态密度≤1×10~(11)个/cm~2,平均击穿电场E≥9.5MV/cm,低场击穿有明显改善。氧化层钝化效应与第二步处理温度有关,高温处理钝化效应显著。     

聚合物薄膜晶体管的制备及性能

以硅材料衬底作栅电极,在衬底上依次制备二氧化硅栅介质层、聚合物MEH-PPV薄膜半导体层和金源、漏电极,成功地得到了聚合物薄膜晶体管.器件的制备和测试都是在空气环境中完成.该薄膜晶体管呈现出较好的场效应晶体管饱和特性,器件的载流子迁移率为5.0×10-5 cm2/(V·s),开关电流比大于2×103.通过在氮气氛下对聚合物薄膜进行退火处理以及聚合物薄膜沉膜前对二氧化硅表面修饰可以适当地提高器件的载流子迁移率.     

在薄二氧化硅层上纯多晶硅化镍膜的研究

本文研究了在薄二氧化硅层上快速热退火（RTA）形成的多晶硅化镍膜的电特性，对于在薄二氧化硅上的纯硅化镍膜，测试了其到衬底的泄漏电流，发现二氧化硅性质仍类似于多晶硅膜或纯铝膜下二氧化硅性质，采用准静态C－V方法研究了多晶硅栅和纯硅化镍栅的多晶栅耗尽效应（PDE），并探讨了硅化镍栅掺杂浓度和栅氧化层厚度对PDE的影响，结果表明，即使在未被掺杂的纯硅化镍栅膜，也未曾观察到PDE。     

热生长二氧化硅击穿电压与1,1,1三氯乙烷克分子浓度的关系

MOS器件栅氧化层,是在有氯源1,1,1三氯乙烷(TCA)的条件下生长的。本文已给出击穿电压(BV)与TCA克分子浓度的关系曲线。为了考察用三氯乙烷代替三氯乙烯(TCE)是否适合,将上述结果与同样条件下生长的三氯乙烯氧化层进行了比较。业已发现,击穿电压强烈地依赖于三氯乙烷和三氯乙烯的克分子浓度。在p型硅上的TCA/TCE氧化层击穿电压与TCA/TCE克分子浓度的关系曲线上,存在一个峰值。此外,在n型硅中,TCA氧化层具有比TCE氧化层相对稳定的击穿电压BV。     

一种可集成高密度氮氧化硅介质工艺

针对传统二氧化硅、氮化硅等介质材料在制作MOS电容时存在电容密度低、界面特性差的问题,通过对氮离子注入、氮硅氧化实验的分析,成功开发出一种采用注入氮并氧化制作氮氧化硅介质材料的工艺;并使用该工艺研制出与36 V双极工艺兼容、介质的相对介电常数为5.51、击穿电压达81 V、电容密度为0.394 fF/μm²的高密度MOS电容,较传统可集成二氧化硅/氮化硅复合介质电容的电容密度提高了35.86%。该工艺还可用于制作大功率MOSFET的栅介质,可提高器件的可靠性。     

含N超薄栅氧化层的击穿特性

研究了含N超薄栅氧化层的击穿特性.含N薄栅氧化层是先进行900C干氧氧化5min,再把SiO2栅介质放入1000C的N2O中退火20min而获得的,栅氧化层厚度为10nm.实验结果表明,在栅介质中引入适量的N可以明显地起到抑制栅介质击穿的作用.分析研究表明,N具有补偿SiO2中O3 Si@和Si3 Si@等由工艺引入的氧化物陷阱和界面陷阱的作用,从而可以减少初始固定正电荷和Si/SiO2界面态,因此提高了栅氧化层的抗击穿能力.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

基于原位水汽生成工艺的栅氧化膜特性

介绍了一种制作栅介质的新工艺--原位水汽生成工艺.基于Deal-Grove模型提出了原位水汽生成过程中活性氧原子和硅一硅键反应形成硅氧硅键的氧化模型,并通过MOS电容结构对原位水汽生成和炉管湿法氧化所形成的栅氧化膜的电击穿特性进行了研究和分析.测试结果表明原位水汽生成的栅氧化膜相对于炉管湿法氧化有着更为突出的电学性能,这可以认为是由于弱硅一硅键的充分氧化所导致的.表明原位水汽生成在深亚微米集成电路器件制造中具有广阔应用前景.     

一种降低氧化物表面态电荷密度的新方法——C_2HCl_3氧化技术

本文介绍一种降低硅氧化物表面态电荷密度的新工艺——三氯乙烯(C_2HCl_3)氧化技术。采用本工艺能较稳定地将表面电荷密度N_(ss)控制在10~(10)数量级,在10～12Ω-cm的P型衬底上制作出N沟增强型MOS器件。经过系统的实验,在研制N沟MOS大规模集成电路的栅氧化工艺中已用C_2HCl_3氧化取代了HCl氧化,成功地研制出了N沟MOS大规模集成电路。     

注入能量和剂量对阈电压的影响

在目前CMOS器件研制中,由于采用离子注入工艺,使阈电压的调整变的简单易行。在栅氧化膜形成后,通过薄的栅氧化层进行沟道区域注入,然后经过适当退火,便能达到目的。本文结合我室研制的HV.PMOS等电路,在60KeV能量的离子束注入机上,就注入能量和剂量对阈电压的影响,加以说明。 一、注入能量对阈电压的影响 沟道注入必须较严格地注意注入的能量值,因为沟道注入是在做好栅氧化膜后进行的。对于一定的注入剂量,如果能量过份低,则注入离子穿不过栅氧化层,阈电压不变。随着注入能     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

MNOS存贮管存贮栅的工艺控制技术

介绍一种军用专用集成电路的核心器件──ＭＮＯＳ管。存贮栅是该存贮管的制作关键，存贮栅由薄二氧化硅层和氮化硅复合膜组成。着重论述了复合膜中较难制作的薄二氧化硅即薄栅（２．１５±０．１５ｎｍ）的工艺控制。     

基于等离子体氮化工艺的超薄栅氧化膜的电学特性和可靠性

介绍了利用MMT等离子体氮化工艺和炉管NO退火氮化工艺制备的超薄栅介质膜的电学特性和可靠性.结合两种氮化工艺在栅介质膜中形成了双峰和单峰的氮分布.通过漏极电流、沟道载流子和TDDB的测试,发现栅介质膜中双峰的氮分布可以有效提高器件的电学特性,更为重要的是可以极大提高器件的击穿特性.这指明了延长掺氮氧化膜在超大规模集成电路器件栅介质层中应用的寿命,使之有可能进一步跟上技术的发展.     

基于等离子体氮化工艺的超薄栅氧化膜的电学特性和可靠性

介绍了利用MMT等离子体氮化工艺和炉管NO退火氮化工艺制备的超薄栅介质膜的电学特性和可靠性. 结合两种氮化工艺在栅介质膜中形成了双峰和单峰的氮分布. 通过漏极电流、沟道载流子和TDDB的测试,发现栅介质膜中双峰的氮分布可以有效提高器件的电学特性,更为重要的是可以极大提高器件的击穿特性. 这指明了延长掺氮氧化膜在超大规模集成电路器件栅介质层中应用的寿命,使之有可能进一步跟上技术的发展.     

RTP改善超薄SiO2膜特性的研究

超薄ＳｉＯ２膜经快速热处理后，电特性得到了改善，本研究用超薄ＲＴＰＳｉＯ２膜制作ＭＯＳ电容，ｈ－ＮＭＯＳＦＥＴ中介栅介质层及ＦＬＯＴＯＸ－Ｅ＾２ＰＲＯＭ中作隧道氧化层，取得了一些实验结果，从结果中可以看出具有实有价值。