MPEG视频应用中离散余弦逆变换的FPGA设计

用硬件实现的快速的离散余弦逆变换对于提高MPEG解码处理的速度是至关重要的。本文论述了使用可编程逻辑器件来实现离散余弦逆变换。本设计应用并行处理的结构完成数据流的高吞吐量处理，适合实时视频的应用。本设计由肌段可综合的Verilog代码完成。     

二维离散余弦变换及其逆变换的VLSI实现

针对适用于H.263及H.264视频压缩协议的编解码算法,二维离散余弦变换(DCT),及二维反离散余弦变换(IDCT),设计了ASIC高速电路,并完成了电路的FPGA模拟验证.在高速算法设计方面,利用一维变换来实现二维变换,通过对变换矩阵的特殊处理,使得一维变换中只含移位和加法运算;在电路设计方面,采用流水线结构并行处理数据,用寄存器堆实现矩阵的转置.对算法及电路设计的优化和改进,大大减少了完成一个矩阵二维正反变换所需要的周期数,提高了电路的吞吐率和运算速度.ASIC设计采用0.18 μm CMOS工艺,在最坏情况下,综合电路可达到的最高频率为250 MHz;FPGA模拟验证最高频率可达170 MHz.     

通过SyStemC实现MPEG2视频解码硬件

MPEG-2图像压缩标准是现今国际上使用最为广泛的图像压缩标准之一，具有压缩率高、图像及声音质量高的优点。SystemC语言是介于纯软件语言与硬件语言之间的一种以C＋＋为基础的软硬结合语言，支持系统级设计。相比较其他描述语言，SystemC的优势在于可以同时描述软件和硬件行为，由此加快验证速度。文章着重介绍如何将MPEG-2解码软件通过SystemC进行系统级架构转换，以便向硬件描述语言Verilog HDL进行转化。     

MPEG—2：MPaML视频解码的硬件实现——IBM MPEG—2视频解码芯片简介

介绍ＩＢＭ公司采用ＣＭＯＳ－５Ｌ、０．５ｕｍａ３．３Ｖ技术开发的ＭＰＥＧ－２视频解码芯片的内部结构原理、功能及应用前景。     

MPEG－2：MPaML视频解码的硬件实现──IBM MPEG－2视频解码芯片简介

介绍ＩＢＭ公司采用ＣＭＯＳ－５Ｌ、０．５μｍ３．３Ｖ技术开发的ＭＰＥＧ－２视频解码芯片的内部结构原理、功能及应用前景。     

一种适用于高清视频解码的反离散余弦变换的VLSI实现

提出了一种面向视频处理应用的二维8X8IDCT(反离散余弦变换)处理器结构.该处理器设计利用了IDCT算法中的对称性,采用基于并行的乘累加器的结构加快处理速度.设计过程中对于有限位宽对运算结果误差及精度的影响进行了仿真与分析,并根据要求确定了运算位宽的优化值,在满足精度的条件下使芯片的面积开销最小.该处理器核的面积为48K逻辑门,能够在0.64μs内完成对一个数据块的运算,可以满足对高清晰度视频实时解码的性能需求.     

MPEG4视频编/解码方案

本文分析了基于BlackfinADSP-21535实现MPEG4视频编/解码的实用性与可行性。     

解码MPEG4视频流中interlace宏块的原理和实现方法

在MPEG4中interlace可以做到宏块级。当宏块使用interlace的方式进行编码的时候，可以结合dct_type，field_prediction，forword_top_field_reference，forword_bot_field_reference等标志来确定interlace宏块的解码方法。     

MPEG—2视频解码芯片的新进展

本文简要介绍应用前景广阔的ＭＰＥＧ－２视频解码芯片的新进展。     

MPEG－2视频解码芯片的新进展

本文简要介绍应用前景广阔的ＭＰＥＧ－２视频解码芯片的新进展。     

用查表法快速实现二维8×8离散余弦逆变换的研究

提出一种基于查表法的二维8×8离散余弦逆变换(2D 8×8 IDCT)的快速算法,其查找表LUT(Look-Up Table)结构的设计是基于二维8×8 DCT的基本图像.利用两种技术减小查找表长度:①利用基本图像的对称特性;②通过对离散余弦正变换(DCT)和量化过程的分析,推导出每个量化后DCT系数的取值范围.使得查找表只有10.9746K项数据,若量化矩阵具有对称性q(u,v)=q(v,u),LUT的长度还可减少近半.新算法利用查表法消除IDCT中乘法运算,并利用图像数据的特点和基本图像的对称特性大大减少加法次数,提高了计算速度.以多幅标准图像为样本数据进行实验,结果表明:新算法实现2D 8×8 IDCT运算平均只需加法182次.与当前运算量最小的Feig快速算法做比较,新算法避免了乘法,所需加法次数也降低了约15%.     

MPEG2专用视频解码VLSI中的控制策略

本文提出了一种新的适用于MPEG2专用视频解码芯片的控制策略：分散控制。该方案完全由各功能模块相互协调控制整个视频解码过程，而不需要总体控制，它满足对MPEG2视频规定的所有级别尤其是MP@HL进行实时解码的要求。与总体控制方式比较，分散控制机制对视频解码各功能模块没有严格的时间限制，可根据具体解码任务特性设计模块从而达到局部性能最优；同时分散控制过程简单，解码效率高，而且连接各功能模块间的缓存相当小，可大幅度的减小芯片的硬件开销，使得系统整体性能最优。     

MPEG—2解码硬件的实现

本文介绍了ＬＳＩ ＬＯＧＩＣ公司芯片Ｌ６４００７，Ｌ６４００２作为主芯片的ＭＰＥＧ－２系统／视频／音频解码系统，分析了传输液的句法结构；并根据实际工作遇到的技术难点，着重讨论了了解复用模块中的时钟恢复以及视频与音频的同步播放。     

基于ARM7TDMI的MPEG4视频解码的实现和优化

MPEG4是国际标准化组织制定的多媒体通信标准,目前在多媒体领域得到广泛应用.简单介绍了MPEG4的特点和视频部分的基本内容,描述了实现解码的运行环境和测试平台.着重介绍了一种基于ARM7TDMI处理器的MPEG4视频解码的实现,并且针对解码实现中性能不够高的地方和本身运行环境的特点从算法、硬件加速和存储器性能等多个方面进行了优化.优化后性能得到显著提高,在系统时钟为50 MHz时,达到平均25帧/s QCIF格式(176×144)的解码性能,可以满足一般手持终端设备的要求.     

适用于MPEG2视频解码的VLD设计

提出了一种新的适用于ＭＰＥＧ２视频解码的变字长解码（ＶＬＤ）结构,根据ＭＰＥＧ２变字长码表的特点,通过合理的码字分割解决码字的存储问题,采用桶式移位器,使得每个时钟能处理一个码字。     

MPEG—2标准的多功能视频解码集成电路

本文介绍正在设计生产的新型芯片ＭＰＥＧ－２视频解压缩集成电路，展望其将来在数字ＨＤＴＶ、数字视频及数字电视技术中所起的主要作用。     

移动电视电话的MPEG4视频缩解码LSI

第一代MPEG4视频编解码LSI已在日本悄然面市,东芝、NEC、日立、松下等公司均明确了有关芯片的技术规范,并将于2000年中期开始批量生产。 移动终端用户要想处理动画,就必需给终端安     

数字视音频解码中IDCT的FPGA实现

在MPEG视音频标准中,使用DCT(离散余旋变换)/IDCT(反离散余旋变换)来压缩数据。在数字视音频MP3解码电路中,IDCT是整个解码过程中运算量最大最耗时的一部分,因此IDCT的速度对整个MP3解码进程的速度起着极为关键的作用。在众多的解码过程实现方案中,用芯片实现是速度最快的一种方案。本方案是用RTL级的Verilog语言进行描述,用Synplify Pro综合成门级电路,然后用ModelSim仿真通过后,下载到X ilinx公司的V irtex的FPGA中。结果表明:电路工作正确可靠,速度上能满足MP3的实时播放要求。     

MPEG—2解码及其硬件实现

介绍了ＭＰＥＧ－２的系统码流及解码器的结构，分析了解码器的功能原理，提出了一种实现方案。     

AVS解码中反量化的FPGA实现

对AVS反量化算法模块进行分析,结合AVS反量化的算法特点,提出了使用较少存储空间来存储量化表数据的方法.通过编写VHDL以实现优化后的AVS解码中反量化的算法,利用FPGA开发工具ISE7.1和仿真工具ModelSim SE 6.0,完成了AVS反量化的FPGA设计与实现.证明了算法实现的正确性.