基于FPGA和DSP的雷达信号脉冲压缩

研究基于FPGA和DSP的线性调频信号脉冲压缩的一种实现方法,FPGA负责信号的预处理,主要包括FIR滤波和正交解调,DSP负责脉冲压缩的实现,给出了FPGA各部分的功能框图和DSP的算法流程图,对比了匹配滤波器加窗前后脉冲压缩结果的第一距离旁瓣的变化。结果表明,加窗后匹配滤波器输出的旁瓣距峰值衰减由13 d B增加至32 d B。     

基于FPGA的超声信号数字正交解调器

利用FPGA设计用于检测微弱超声信号的数字正交解调器.将经高速A/D采样的数字信号分为两路正交的基带信号,通过数字混频、低通滤波和数据抽取,最后从两路正交基带信号中提取出超声回波信号的幅度信息.本文对数字正交解调进行了理论分析,并分别利用FPGA中的内建RAM实现数控振荡器,内嵌乘法器实现数字混频,IP核实现低通滤波器,及宏模块实现数学运算.对玻璃杯的扫描成像实验结果,证明了设计的正确性.     

基于FPGA的数字化正交解调接收机最优设计

结合抽取滤波器的多项滤波结构,在一定条件下,推导出了一种含抽取正交解调接收机最优结构设计方法。在FPGA乘法器资源相同的条件下,采用最优结构设计的接收机内部FIR滤波器阶数比直接实现形式高了近4倍。最后给出了设计实例。     

基于FPGA的非线性调频信号脉冲压缩的实现

非线性调频信号在信号设计时即考虑到脉冲压缩信号距离旁瓣的抑制,无需在硬件实现中添加加权网络抑制距离旁瓣。文中介绍了非线性调频信号的设计方法,通过Matlab仿真验证了不同设计方法的非线性调频信号的脉冲压缩性能。并在FPGA仿真环境下实现了带宽30 MHz,采样率为100 MHz,输入信号量化位数为16 bit,时长为10.24 μs的线性和非线性调频信号的脉冲压缩。     

基于FPGA的脉冲压缩雷达目标模拟器设计

目标模拟器在雷达的研制生产过程中具有重要的意义,不仅能加快项目开发进度,还能降低研制和实验费用。介绍的模拟器主要是针对脉冲压缩雷达而设计,该模拟器通过对雷达回波中频信号模拟,利用FPGA技术实现,具有设计简单、使用方便、成本低等特点。首先根据系统要求建立了二相码脉冲压缩雷达目标回波信号的数学模型,利用辛克函数模拟雷达天线扫描状态;然后给出了基于FPGA的设计解决方案以及主要模块的实现方法;最后给出了设计可行的结论,同时指出了今后将改进的地方。     

基于FPGA的多模式频域脉冲压缩系统实现

针对合成孔径雷达系统,提出一种多模式数字接收机频域脉冲压缩模块设计方案。不同模式的脉冲压缩设置了不同的工作周期以及脉冲扫频时宽和带宽,从而实现了不同距离分辨率和探测距离,满足了不同用户的需求。首先在MATLAB平台上完成了对FPGA实现流程的仿真,并对不同模式参数进行了验证。然后在Quartus软件平台下联合Modelsim完成了功能仿真。测试方面,分别利用了放在对FPGA的只读存储器中的MATLAB模拟回波数据和信号发生器产生的模拟回波进行板级测试。仿真与测试结果表明,设计实现了4种模式的中频信号的频域脉冲压缩,并证明了该方案的可行性。     

数字中频正交解调器及其FPGA实现

本文介绍了数字中频正交解调的基本原理,提出了一种适用于宽带通信系统的数字中频解调实现方案,结合具体实例构建了一个通用硬件平台,并在这个通用硬件平台上通过调用不同的软件实现多种传输速率、多种调制方式的解调功能,该方案可广泛应用于数字化多频段多模式电台(MBMMR)、宽带CDMA、软件无线电等通信系统中。     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之问的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真.利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率.     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点,给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

数字中频正交采样及其FPGA实现

高性能信号处理技术通常可能需要直接对中频信号进行采样来得到正交两路信号。文中采用Bessel插值法将一路中频数字信号分解成两路正交数字信号,从而实现了数字正交相干检波处理,同时重点给出了选用FPGA实现这一过程的详细解决方案。     

中频采样QPSK解调的FPGA设计与实现

中频采样QPSK解调是一个比较成熟和稳定的技术,它克服了基带采样所带来的一些模拟因素。从中频采样出发,介绍了中频采样理论以及QPSK解调的组成和实现框图,同时也对2种采样方式进行了性能比较。中频采样也有利于设备的小型化和产品化。     

基于FPGA雷达成像方位脉冲压缩系统的设计

在对线性调频信号及脉冲压缩的原理进行简单的介绍后,给出雷达成像R-D算法中方位脉冲压缩实现的具体方法,设计方位脉冲压缩的模块化结构,然后在FPGA进行实现.文中指出了基于FPGA的系统中各个模块的作用以及具体的实现方法,给出仿真结果并进行总结.     

线性调频信号数字脉冲压缩技术分析

在线性调频信号脉冲压缩原理的基础上,利用Matlab对数字脉冲压缩算法进行仿真,得到了雷达目标回波信号经过脉冲压缩后的仿真结果。运用数字脉冲压缩处理中的中频采样技术与匹配滤波算法,对中频采样滤波器进行了优化,降低了实现复杂度,减少了运算量与存储量。最后总结了匹配滤波的时域与频域实现方法,得出在频域实现数字脉冲压缩方便,运算量小,更适合线性调频信号。     

基于FPGA的QDPSK数字调制与解调

在分析四相相对移相QDPSK信号调制解调原理的基础上,提出了一种码元判别方法,通过原理设计、VHDL语言编程、Modelsim仿真和FGPA编程实现,完成了QDPSK数字调制解调器的电路设计,并通过下载试验,得到了良好的调制解调效果。     

双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

QPSK数字解调与FPGA的实现

软件无线电接收机,要求解调模式灵活可变,需设计一个基本的IQ正交解调模型,通过参数设置来改变解调模式。介绍一种四相相移键控（QPSK）的数字解调方案,以现场可编程门阵列（FPGA）来实现NCO、DDS、数字相乘、FIR滤波等关键算法。通过原理设计、Simulink系统仿真、VerilogHDL语言编程和FPGA实现,完成了QPSK数字解调器的电路设计,通过仿真并下载试验,得到了良好的解调质量。     

脉冲压缩原理及FPGA实现

为解决雷达作用距离和距离分辨力的问题,分析了线性调频脉冲压缩的原理及工程实现方法,并利用Matlab软件对加权前后的线性调频信号脉冲压缩波形进行对比。简述了分布式（DA）算法的基本原理,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用QuartusⅡ软件完成脉冲压缩处理模块设计以及波形仿真。通过分析可以得出基于分布式算法实现的脉冲压缩可以减少资源利用率,大大节省硬件资源。     

一种调频信号数字正交解调方法

本文提出了一种对调频信号进行数字解调的方法。该方法利用DDS产生的数字正交载波将调频信号进行数字下变频,利用FIR抽取滤波器和数字微分器在基带进行信号处理,从而得到调制信号。仿真结果显示,该方法在较低信噪比环境下能够准确地恢复调制信号。     

正交插值与脉冲压缩的优化算法设计

针对传统正交插值和脉冲压缩处理方法中存在的脉压结果主瓣不对称和峰值相位非线性问题，分析了DFT频率泄漏和脉压系数的设计对此问题的影响，设计了改进的算法并进行了仿真，比较了新算法与传统算法性能的优劣，给出其在实际应用中的意义。