dV/dt对IPM中IGBT栅极电路的影响分析

The effect of dV/dt on the IGBT gate circuit in IPM is analyzed both by simulation and experiment.It is shown that a voltage slope applied across the collector-emitter terminals of the IGBT can induce a gate voltage spike through the feedback action of the parasitic capacitances of the IGBT.The dV/dt rate,gate-collector capacitance, gate-emitter capacitance and gate resistance have a direct influence on this voltage spike.The device with a higher dV/dt rate,gate-collector capacitance,gate resistance and lower gate-emitter capacitance is more prone to dV/dt induced self turn-on.By optimizing these parameters,the dV/dt induced voltage spike can be effectively controlled.     

低通态电阻MOSFET

东芝美国电子元件公司（TAEC）推出新的MOSFET系列产品，用于次级开关式电源（SMPS）的同步整流。东芝公司开发了4款新器件，优化了低导通电阻（RDS（ON）），以减少SMPS次级的电耗。     

提高晶闸管器件对di/dt的耐受能力的途径

介绍了晶闸管器件的通态电流上升率di/dt参数及其损坏晶闸管器件的机理，并进一步介绍了提高晶闸管器件的通态di/dt耐量的设计和工艺方法，及应用过程中限制晶闸管阳极电路的电流上升率，保护晶闸管器件的方法。     

MOSFET热载流子退化/寿命模型参数提取

基于 MOSFET热载流子可靠性物理 ,并结合电应力条件下热载流子退化特征量ΔIds/Ids0 、Isub等实测数据的拟合处理 ,发展了可表征退化物理意义的衬底电流与退化 /寿命参数提取模型 ;进而由自动测试 ATE与 CAD技术相结合的监测系统 ,实现了载流子速度饱和临界电场Ecrit、有效导电长度 LC和寿命因子 H、m、n提取 .实验研究结果表明 ,模型及提取参数合理可信 ,并可进一步应用于 MOSFET及其电路的退化 /寿命模拟预测     

MOSFET热载流子退化/寿命模型参数提取

基于MOSFET热载流子可靠性物理,并结合电应力条件下热载流子退化特征量△Ids/Idso、Isub等实测数据的拟合处理,发展了可表征退化物理意义的衬底电流与退化/寿命参数提取模型;进而由自动测试ATE与CAD技术相结合的监测系统,实现了载流子速度饱和临界电场Ecrit、有效导电长度Lc和寿命因子H、m、n提取.实验研究结果表明,模型及提取参数合理可信,并可进一步应用于MOSFET及其电路的退化/寿命模拟预测.     

降低功率MOSFET导通电阻RON的研究进展

本文综述了降低功率MOSFET导通电阻的研究进展,从打破硅极限与降低沟道电阻两方面入手,介绍与分析了降低的各种新结构、新思想,并对其进行比较。最后,列出了其它降低导通电阻的方法。     

能限制稳压器导通时dv／dt的电路

有些并不常见的设计约束,有时却会显示出那些常用元件与电路的不好一面。有一个例子是电源稳压电路的设计,此时主电源有一种无条件的限流规定,如宇宙飞船的光伏电池（或太阳能电池）板,以及放射性同位素温差发电机等。这些应用要求特别注意严格控制耗电情况,包括静态耗电,以及不经常出现的突发耗电,如在上电时经常出现的情况。     

英飞凌的低导通阻抗MOSFET开关速度高达150V/ns

英飞凌（Infineon）公司的CoolMOS CS服务器系列高压功率MOSFET克服了硅的性能局限，其TO-220封装的导通阻抗为99mW，TO247封装的导通阻抗为45mW，可承受600V电压。它们的开关速度为150V／ns，允许工程师设计体积更小、效率更高、发热更少的高端电源。     

具有超低导通电阻的P沟道功率MOSFET

SiA433EDJ是采用第三代TrenchFETP沟道技术的最新器件,将P沟道MOSFET的导通电阻减小了近一半,在4．5V、2．5V和1．8V下的导通电阻分别为18mΩ、26mΩ和H65mΩ。     

超低导通电阻MOSFET

SiR640DP和SiR662DP是40V和60VN沟道TrenchFET功率MOSFET,两款器件采用SO-8或PowerPAK SO-8封装,具有极低的导通电阻,以及极低的导通电阻与栅极电荷乘积（FOM,优值系数）。     

电压瞬变对高压固态开关的影响

对于高压放电回路,高压开关是一个关键器件。高压放电回路中高压固态开关上电压可能出现瞬变,这种瞬变会引起高压固态开关的误触发或者击穿。开关的工作异常将导致整个放电回路的失效。本文从原理上分析了这种失效产生的原因,并且进行了电路仿真,通过仿真分析提出了如何去避免这种失效的发生,给出了相应的防护措施,最后通过实验验证了保护措施的有效性。     

分段式电流舵 D/A转换器抗di/dt噪声设计

设计了一个8位50MHzD/A转换器(DAC),采用5+3分段式电流舵差分输出结构,其中高5位采用温度计码方式译码,低3位采用二进制译码方式;从各电路模块设计结构上提高DAC抗di/dt噪声的能力;设计了一个低交叉点开关驱动电路,有效地降低了输出毛刺,减小了数字电路di/dt噪声的影响。采用VIS0.35μmCMOS工艺进行仿真,结果表明,微分非线性(DNL)和积分非线性(INL)均小于0.15LSB。     

MOS器件中的等离子损伤

随着栅极氧化膜的减薄,等离子对氧化膜的损伤(Plasma Process Induced Damage,P2ID)越来越受到重视.它可以使MOS器件的各种电学参数发生变化,从而影响器件的性能.本文详细介绍了等离子损伤引起的机理、表征方法以及防止措施.     

功率MOSFET寄生振荡的研究

针对MOSFET易产生寄生振荡的问题,在分析振荡与驱动电路各参数之间关系的基础上,通过加入合适的驱动电阻来解决该振荡问题,从而保证MOSFET能在高速应用场合的可靠运行.该方法具有实现简单、成本低廉、安全可靠的特点.经过1000W纯正弦波逆变器设计应用,实验波形表明驱动电路的合理性和有效性.     

高速大功率半导体开关RSD的di/dt耐量极限值

文章由等离子体双极漂移方程和临界预充电荷条件出发,得出高速大功率半导体开关RSD的di/dt耐量表达式。从外电路和器件结构本身两方面分析了RSD的di/dt耐量的影响因素,并提出了改善di/dt耐量的措施,测试结果证明了理论分析的正确性。     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。     

基于神经元MOS器件的施密特触发器设计

为实现施密特触发器低功耗、回差可控,将神经元MOS器件的控阈技术用于施密特触发器的设计中,设计出基于神经元MOS器件的施密特触发器,并且进一步提出了外部可控回差的施密特触发器的设计.通过HSPICE对电路进行模拟,实验表明此设计仅需2个MOS管,功耗降低30%.并且这种通过改变外部电压值调整回差电压大小的方法比以往的方法更为方便实用.     

由RTD/MOSFET构成的新型振荡电路

基于一种新型的振荡机制,利用共振隧穿二极管(RTD)固有的负阻和双稳特性,与MOSFET器件相结合,首次实现了工作频率约为25MHz的RTD/MOSFET高频振荡电路.文章首先从理论上深入分析了该电路的振荡机理,然后通过高级设计系统(ADS)软件仿真和实验验证了此振荡电路的正确性.该电路的实现有望解决传统的基于RTD的振荡电路的功率限制问题,如果进一步用高电子迁移率晶体管(HEMT)等高频、高速器件取代MOSFET,可以在很大程度上提高这一电路的工作频率,并可实现RTD/HEMT的单片集成.因此该振荡电路在微波和射频领域具有广阔的应用前景.     

由RTD/MOSFET构成的新型振荡电路

基于一种新型的振荡机制,利用共振隧穿二极管(RTD)固有的负阻和双稳特性,与MOSFET器件相结合,首次实现了工作频率约为25MHz的RTD/MOSFET高频振荡电路.文章首先从理论上深入分析了该电路的振荡机理,然后通过高级设计系统(ADS)软件仿真和实验验证了此振荡电路的正确性.该电路的实现有望解决传统的基于RTD的振荡电路的功率限制问题,如果进一步用高电子迁移率晶体管(HEMT)等高频、高速器件取代MOSFET,可以在很大程度上提高这一电路的工作频率,并可实现RTD/HEMT的单片集成.因此该振荡电路在微波和射频领域具有广阔的应用前景.