基于H．264的全高清解码器解决方案的研究

首先简要地叙述了H．264与其他标准相比所具有的优越性,接着系统地阐述了实现H．264全高清解码器的解决方案,并用JM平台对全高清的视频序列进行了解码测试,验证了软解码器方案不具备实时性,采用硬件解码器才是解决全高清视频解码的途径。     

基于H．264多视点全高清解码器的SoC设计

H．264是联合视频组（JVT）所提出的高度压缩数字视频编解码标准。目前3D技术已经成为未来视频技术的发展趋势,多视点视频是一种有效的3D视频表示方式。此外,HDMI（高清晰度多媒体接口）为家庭影院欣赏3D视频建立了十分重要的基础。本文首先研究了多视点编解码原理及SoC设计方法,接着给出了H．264／AVC解码器的SoC方案,并根据解码算法的特点对软硬模块的划分及架构进行了设计优化。     

支持1080P显示输出的全高清投影机的解决方案

介绍一种支持1080P显示输出的全高清投影机方案.     

基于SoC平台的H.264解码器IP核设计

介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H．264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分．对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视额压缩标准．如MPEG-2。最后实现了这个设计,并给出了实验结果。     

基于XSCALE的手持数字电视终端的H．264解码器优化

本文设计了一种综合优化算法,针对XSCALE平台的体系结构进行了内存访问的优化,对解码器的结构缺陷进行了改造,并分析出了几个运算量最大的模块进行汇编优化,使解码播放速度提高了一倍,达到QCIF码流的实时播放。     

可支持MPEG-2和H．264的全高清多解码器

针对数字视频广播的新型全高清视频多解码器MB86H60可以在全高清模式下（1920×1080）对MPEG-2和H．264两种压缩格式进行解码。     

Symbian平台下基于FFmpeg的H.264解码器的移植

由于无线网络具有数据传输速率低、带宽不稳定、误码率高等缺点,所以如果想在无线网络上传输清晰流畅的视频流数据,必须有先进的视频压缩技术和高效健壮的传输协议的支持。H.264作为首选的视频压缩标准,但在手机视频的实际应用中,还存在诸多手机的播放器本身并不支持H.264编码格式的视频播放。以此为据,阐述了将开源H.264解码器移植到Symbian手机中的实现过程以及需要注意的几个实际问题,对其他手机平台提供了可借鉴的经验。     

H.264高清解码器帧率控制显示系统的SOC实现

H.264视频压缩技术是压缩比很高的技术,且在同等压缩比下有较高的质量,H.264解码器的应用也越来越广泛,而显示控制系统在H.264解码器中是一个关键单元,本文讨论在H.264解码器中通过应用程序设定帧率,从而控制解码器解码速度的显示控制系统。     

H.264中CAVLC解码器的设计与优化

为了提高CAVLC解码器的解码速率,提出了一种优化的CAVLC解码器结构,主要包括level解码模块和RunBefore解码模块。level解码模块采用伪并行的结构解码幅值,实现了半个周期解码一个幅值;采用RunBefore与level快速合并的方法,在RunBefore解码完成的同时形成残差系数。建立了该优化结构的RTL模型,并验证了其功能的正确性。利用Xilinx公司的ISE13.3对该设计进行综合,结果显示该设计可以支持1 080 p高清视频的实时解码。     

H．264全高清I帧硬件编码器的设计

由于压缩率高和网络适应性好,H.264标准在目前的视频编码领域已成为一大应用热点。但伴随着其优异的压缩性能而来的,是我们不得不面对该标准中巨大的运算量。对于这一问题,本文提出了一种SoC架构下的全高清视频I帧编码的解决方案,经仿真验证后表明,该方案能对60Hz的全高清视频进行实时编码。     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。     

H．264硬件解码器的纠错功能实现

H．264视频压缩标准是目前广播、电视及多媒体领域的研究热点。本文主要研究如何提高解码器的适应性。使之能顺利解码加入随机噪音的H．264视频源编码的码流,它的实现包括硬件设计和软件设计两部分。     

基于门控时钟的低功耗CAVLC解码器设计

提出了一种应用于H.264／AVC的低功耗上下文自适应变长编码（CAVLC）解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0．25μm工艺,在100MHz时钟约束下,对门控后的解码器进行功耗分析,结果证明CAVLC解码器的功耗降低了65％。     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

使用两套Slice解码器的H．264硬件解码器设计

在H．264协议中,设定Slice的目的是为了限制误码的扩散和传输,应使得编码的Slice相互之间保持独立。而当一幅图像被划分为若干个Slice后,使用两套Slice编码器对图像进行并行的编码可以大大加快编码速度。而与此同时。需要对编出的码流进行实时解码才能够使得编码器发挥重大的作用。将一幅图像按一个宏块行为一个Slice划分的两套Slice硬件解码器设计已完成。根据H．264协议,两套Slice解码器设计的关键环节是两套Slice解码器在Deblocking Filter部分的交互。设计完成的两套Slice解码器已能够对两套Slice编码器传输过来的1080i／1080p视频码流进行实时解码。     

基于DM642的CAVLC解码器快速算法与实现

结合TMS320DM642的特点,采用码字扩展,码表分组和线性汇编方法对CAVLC解码进行快速算法设计与实现.在SEED-VPM642的开发板上实验,结果表明,新算法使得解码速度提高了约66.5%,能够应用于视频实时解码系统中.     

基于OMAP平台的H.264解码器实现

给出了一种在OMAP5910平台上进行H.264解码器设计的实现方案。由于OMAP5910是双核处理器,本方案遵循它的编程模式,并结合具体结构进行了优化,最终通过ARM端客户程序负责控制DSP进行解码,并采用DSP端应用程序进行具体的解码处理,同时利用该解码器对图像进行了测试。实验结果表明,该解码器可以符合手持设备的应用需求。     

PCI-WISHBONE桥在H.264编解码器SoC验证中的应用

H.264/AVC作为新一代的压缩标准以其不可思议的压缩率与近乎完美的重建图像质量,给我们带来了全新的视觉享受.但是,在H.264给我们带来如此完美享受的同时,其巨大的运算复杂度也给实现H.264编解码器设计的工程技术领域带来了巨大的挑战.为了验证编解器工作的正确稳定,搭建起好的验证平台也是相当重要的.本文主要介绍了PCI-WISHBONE桥在H.264编解码器SOC验证中的应用.     

H.264软件解码器的优化

分析了H．264软件解码器的结构，指出了影响速度的瓶颈，并给出了一种优化方案-从程序结构入手，结合MMX^TM技术，对H264软件解码器进行全面的优化。优化后的解码器在P3／800MHz以上的PC机上能够对于CIF格式的H．264序列进行实时解码。