像素级数字化紫外焦平面读出电路的研究

为提高紫外焦平面组件成像质量,提出了可用于紫外焦平面的像素级数字化读出电路结构。针对紫外信号微弱及焦平面探测器像素面积小的特点,设计了基于电容反馈跨阻放大器(Capacitive Trans-Impedance Amplifier,CTIA)结构、模数转换器和锁存器的紫外焦平面像素级模数转换读出电路,并给出了实现像素内模数转换的工作原理。详细讨论了像素内模数转换的实现方法,各模块的设计要求及其具体实现,并基于0.35μm DP4M CMOS工艺设计制造了面阵规模128×128、像素单元面积50μm×50μm的读出电路芯片。电路性能测试与成像实验表明:电路的精度达到1mV以下,有效位数达到11位,实现了紫外焦平面读出电路的低噪声数字化输出。     

低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

低功耗64×64CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的 CMOS焦平面读出电路的低功耗新结构— OESCA (Odd- Even SnapshotCharge Am plifier)结构 .该结构像素电路非常简单 ,仅用三个 NMOS管 ;采用两个低功耗设计的电荷放大器做列读出电路 ,分别用于奇偶行的读出 ,不但可有效消除列线寄生电容的影响 ,而且列读出电路的功耗可降低 15 % ,因此 OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路 .采用 OESCA结构和 1.2μm双硅双铝标准 CMOS工艺设计了一个 6 4× 6 4规模焦平面读出电路实验芯片 ,其像素尺寸为 5 0μm× 5 0μm ,读出电路的电荷处理能力达 10 .3     

640×512-5μm InGaAs短波红外焦平面读出电路设计

为了适应第三代红外焦平面高密度、微型化发展方向,设计了一款大面阵小像元低功耗640×512-5μm InGaAs短波红外焦平面读出电路。重点研究了3T像素单元简易结构的性能,分析其对芯片暗电流、焦平面噪声的影响,实现了卷帘曝光工作方式、列级缓冲器动态工作以及四通道输出功能。利用可编程增益放大器,实现增益可调以及噪声抑制功能。基于0.18μm 3.3V标准CMOS工艺,在输入时钟频率为5MHz条件下,对小像素单元进行性能分析,阵列窗口进行四通道输出以及线性度仿真。结果表明,电容反馈跨阻放大器(CTIA)输入级偏压变化约30mV,工作帧频为54Hz,输出摆幅为1.7V,最大功耗小于150mW,线性度为99.987%。     

一种新型红外焦平面片上模数转换电路

基于串行单斜率积分的原理,提出了一种新型的像素级红外焦平面片上8位模数转换电路.设计了一个8×8像素阵列组成的完整读出电路芯片,并进行了版图设计和电路仿真.每个单元像素电路采用直接注入方式输入,输出与输入电流成正比的数字脉冲信号,经每列单元共享的计数器计数输出.采用独特的数字电路列共享结构,电荷注入补偿等技术,具有结构简单、面积小等特点.仿真及测试结果表明,该芯片能较好地完成红外焦平面信号读出及模数转换功能,单元面积80 μm×80 μm,单元功耗50 μW,量化等级达到8位,芯片实测量化误差小于4 LSB,帧速可达460 f/s.     

GaN紫外焦平面CTIA结构读出电路小面积设计及仿真

随着GaN紫外焦平面的发展,焦平面的阵列规模越来越大,单元探测器的面积越来越小,对GaN紫外焦平面的读出电路进行设计,实现读出电路单元面积为37μm×37μm,阵列规模为8×8元.本设计采用电容反馈互阻抗放大器(CITA)结构作为输入级,列共用方式的采样保持电路,源级跟随器作为输出级,用移位寄存器来控制行、列选通并控制电路工作的时序.本文的整个电路设计基于Cadence设计平台,对电路进行了Spectre仿真,面阵的工作状况良好,保持良好的线性.     

短波IRFPAs读出电路CTIA输入级的优化设计

针对凝视短波红外焦平面阵列探测器弱信号耦合读出的难题,设计了一种高注入效率、低噪声、精简结构的运放积分型（CTIA）输入级。该CTIA单元输入级采用电流源负载的共源共栅结构,不仅具有传统CTIA结构的优点,还能克服常规的CTIA结构复杂、功耗过高的缺点。在低温模型的仿真环境下,进行了前仿真和提取版图寄生参数的后仿真。基于CSMC-6S05DPTM 0.5 μm工艺流片, CTIA读出电路芯片的测试结果与仿真结果基本一致,输出信号电压范围达到2.5 V,单元功耗小于1.0 μW。Abstract：     

提高读出电路输入电流动态范围的新方法

设计了一个由CMOS差分放大器构成的电容反馈跨阻型紫外焦平面单元读出电路。该电路在传统的读出电路基础上进行改进,大幅度的提高了输入电流的动态范围。该单元读出电路可应用于工作在快照模式下的128×128FPA读出电路,像素输出速率达10MHz,为探测器提供0．3V～2V的稳定偏置电压,输入电流的动态范围达52dB。     

GaN基紫外探测器读出电路注入效率

读出电路的注入效率是决定紫外焦平面探测器性能的重要因素。基于GaN基p-i-n结构日盲紫外探测器以及CTIA结构读出电路的等效模型,对探测器信号读出的电荷注入效率进行了分析,得到了注入效率的表达式。分析了注入效率与积分时间、探测器等效电阻、探测器等效结电容、CTIA电路中运算放大器增益的依赖关系,并指出了放大器增益是有效影响注入效率的重要可控因素之一,可以用提高增益的方法获得更大的注入效率。设计了几种不同增益的运算放大器电路,并分别构成CTIA结构读出电路。采用GF 0.35 m 2P4M标准CMOS工艺设计电路版图并进行流片。将紫外探测器分别连接至具有不同放大器增益的CTIA读出电路并进行测试,通过对比注入效率的理论分析结果与实际测试结果,可以得知,注入效率的理论分析与实验结果吻合较好。     

用于IRFPA ROIC的高性能缓冲器模块的设计

红外焦平面读出电路(IRFPA ROIC)主要用于焦平面阵列与后续信号处理之间的通信.文章提出了一种用于红外焦平面读出电路的缓冲器模块,包括列缓冲器、高性能的输出缓冲器以及相应的偏置电路.缓冲器均采用单位增益放大器结构,通过放大器的优化设计可实现对不同负载的有效驱动且静态功耗较低.该缓冲器模块用于一款640×512面阵、30μm中心距的中波红外焦平面读出电路,采用CSMC 0.5μm DPTM工艺进行流片加工.仿真结果表明,列缓冲器的开环增益为40.00 dB,单位增益带宽为48.17 MHz(10 pF).输出缓冲器可实现轨到轨的输入,开环增益为39.68 dB,单位增益带宽为46.08 MHz,读出速率高达20 MHz,功耗为16.02 mW(25 pF//5.1 kΩ).该模块输入端拉出的测试管脚可在焦平面读出电路的晶圆测试中帮助验证芯片功能.通过调节测试端口,测试结果与仿真结果大体一致,验证了该缓冲器模块的设计可行.     

超高增益低噪声红外焦平面读出电路研究

高增益探测对InGaAs焦平面探测器在微光夜视条件下成像有重要意义。设计了一款InGaAs焦平面用的高增益低噪声64×64元读出电路。读出电路输入级采用CTIA模式(电容负反馈放大),通过计算发现输入级运算放大器热噪声是主要噪声源,采用单端替代差分运放将输入级噪声降低26%。同时,研究积分电容和增益、满阱容量、噪声的关系,将积分电容降低到1 fF,实现了超高增益和低噪声探测。读出电路采用0.18mm工艺设计,像元中心距为30mm。经过PEX(寄生参数提取)参数提取,实际积分电容为0.94 fF,经过测试芯片整体功耗低至24.1 m W,电路噪声电子数为4.37e。     

红外焦平面阵列读出电路非线性的研究

在红外焦平面阵列读出电路中,非均匀性是限制其发展的主要瓶颈之一.优化读出电路的非线性可以改善焦平面阵列的非均匀性,提高红外系统的成像质量.文章主要对电容跨阻抗放大器(CTIA)型读出电路的非线性进行研究,包括该结构的积分放大器、复位管以及采样保持电路的非线性,并在理论分析的基础上提出了优化单元电路非线性的方法,设计了一个高线性的CTIA型单元电路.具体电路采用0.5μm DPTM CMOS工艺设计,仿真结果表明该单元电路功耗低,动态范围大,线性度高达99.87%.     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

基于可编程开窗IP核的低功耗读出电路研究EI北大核心CSCD

红外焦平面探测器正朝着更大规模、高帧频、高集成度的方向发展。在高速目标跟踪探测、感兴趣区域成像等应用场景,需要解决高速读出时面临的功耗较高的难点。文中提出了一种数字IC的可编程开窗IP核设计,并通过采用列级分时选通技术,实现对640×512读出电路列模块的超低功耗优化。像素单元电路包含CTIA输入级、双采样保持结构和跟随输出,折衷优化了面积、噪声和增益等因素。相较于传统用门级电路定制设计实现的开窗方式,可编程开窗数字IP核对于不同面阵规格具有良好的可扩展性,并且可以借助后端软件综合优化版图布局,从而缩短设计周期。实际研制中采用0.18μm标准CMOS工艺完成了中心距15μm的640×512读出电路设计及流片验证,并与640×512元短波红外InGaAs探测器芯片进行了耦合测试,结果表明分时选通技术有效降低了列级电路功耗,电路读出总功耗小于80 mW,列级功耗仅为15 mW,读出速率达到15 MHz,可编程开窗IP核功能正常,可以实现指定区域的开窗功能。     

320×240元非制冷红外焦平面阵列读出电路

采用1.2 μm DPDM n阱CMOS工艺设计并研制成功320×240热释电非制冷红外焦平面探测器读出电路.该读出电路中心距为50 μm,功耗小于50 mW,主要由X、Y移位寄存器、列放大器、相关双采样电路等构成,采用帧积分工作方式.经测试,研制的读出电路性能指标达到设计要求.给出了单元读出电路的电路结构、工作过程和参数测试结果.采用该读出电路和热释电红外探测阵列互联后,获得了良好的红外热像.     

红外焦平面读出电路集成数字输出

为了实现红外焦平面数字化输出,设计了一种集成片上模数转换的焦平面读出电路,包括一个512512的读出电路单元阵列和列共享的逐次逼近寄存器型模数转换器(SAR ADC)。单元读出电路采用了直接注入(DI)结构作为输入级,输出的信号通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是由前置放大器、锁存器、自偏置差分放大器和输出驱动器组成的高速比较器,数模转换器(DAC)采用的是三段式的电荷按比例缩放和电压按比例缩放相结合的结构。在Cadence和Synopsys设计平台下对模拟和数字部分电路分别进行设计、仿真与版图设计。电路工艺采用GLOBALFOUNDRIES公司0.35 m CMOS 3.3 V工艺加工流片。测试结果显示SAR ADC有效位数为8.2位,转换频率超过150 k Samples/s,功耗低于300 W,满足焦平面100帧频以及低功耗的需求。     

320×256大电荷容量的长波红外读出电路结构设计

长波红外探测器存在暗电流大、背景高的特点,需要设计大电荷容量的读出电路。采用分时共享积分电容的电路结构,在面阵焦平面的有限单元面积中设计了一种高读出效率、大电荷容量的320256长波红外焦平面读出电路。电路输入级采用电容反馈跨阻放大器（CTIA）结构,具有注入效率高、噪声低、线性度好的特点。基于CSMC 0.35 m标准CMOS工艺模型进行了模拟仿真以及版图设计完成后的后端仿真,电路输出电压范围大于2 V,非线性小于1%,帧频为100 f/s,采用分时共享积分电容电路结构后,像元有效电荷容量达到57.5 Me-/像元。     

基于自偏置电流镜的CMOS红外焦平面读出电路

针对高精度红外焦平面阵列应用设计了一种具有高注入效率、大动态范围、稳定的探测器偏压、小面积和低功耗的自偏置电流镜注入CMOS读出电路.所设计的电路结构包括一种由自偏置的宽摆幅PMOS共源共栅电流镜和NMOS电流镜构成的反馈结构读出单元电路和相关双采样电路.对所设计电路采用Chartered 0.35 μm CMOS工艺进行了流片.测试结果显示:电路线性度达到了99%,探测器两端偏压小于1mV.电路输入阻抗近似为0,单元电路面积为10μm×15μm,功耗小于0.4μW.电量存储能力3108电子.测试结果表明:电路功能和性能都达到了设计要求.     

640×512焦平面读出电路设计

介绍了640×512电容反馈跨阻放大器(CTIA)型焦平面读出电路的设计,包含模拟电路与数字模块设计。分析了CTIA采样单元的设计,折中优化了采样单元的面积、噪声、增益等因素,同时优化了采样单元控制电路,最大限度地提高了对采样单元阵列的驱动能力;数字控制部分着重分析了对行选、列选、翻转读出、随机开窗、隔行扫描、多路选择输出等功能的实现方式。设计基于0.5μm DPTM工艺进行仿真验证,采样单元面积为25μm×25μm,工作频率为5MHz,芯片面积为18.1mm×17.4mm,输出摆幅大于2.5V,动态范围大于70dB。     

微测辐射热计阵列读出电路的单片集成设计

微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展.提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18 μmCMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型.仿真结果表明,设计的读出电路的线性度大于99％,功耗小于5 mW,适合于大面阵移植.