基于组合逻辑最小化技术的时序逻辑综合方法

介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题，为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。     

RTL综合中基本时序逻辑元件的综合方法研究

锁存器与触发器的综合是RTL综合中时序逻辑综合子系统的主要研究问题之一，不同的RTL时序电路描述综合出的元件各不朴同。文中从VHDL语言的RTL描述特征手术，研究了RTL综合中锁存器与触发器的综合方法，阐述了采用锁存器及触发器的各种不同情况，同时说明如何才能正确地区分锁存器及触发器，文章最后的实验结果验证了该方法。     

一种适用实现Datapath电路的FPGA逻辑模块

提出一种适于实现数据通路的ＦＰＧＡ逻辑模块,每个模块包括４个基于全加器的逻辑单元,逻辑单元分为组合和时序两部分：组合部分以１位全加器为基础,有两个输出端,这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数;时序部分基于可配置的Ｄ角发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示,在实现数据通路中的常用电路时,新逻辑单元比基于ＬＵＴ的ＦＰＧＡ单元平均大约节省７５％的ＭＯＳ     

时序逻辑电路中若干问题的探讨

根据数字逻辑电路设计的经验，对时序逻辑电路部分的一些概念和方法问题提出了看法，并举例作了详细的讨论。     

一种基于投影时序逻辑模型检测的入侵检测方法

基于时序逻辑模型检测的入侵检测技术降低了误用检测的漏报率,然而却几乎不能描述并发攻击和分段攻击,因而对这些复杂的攻击模式漏报率仍很高。本文针对该问题,提出了一种基于投影时序逻辑模型检测的入侵检测方法。对若干复杂攻击实例的检测表明,新方法可有效降低对并发攻击和分段攻击的漏报率。     

基于时序逻辑的时序数据库中知识发现方法

知识发现是一个众多学科诸如人工智能、机器学习、模式识别、统计学、数据库和知识库、数据可视化等相互交叉、融合所形成的一个新兴的且具有广阔应用前景的领域。目前国际上对知识发现的研究与开发进展很快。众多现实世界(如天气预报、电信、金融)的数据库中数据都是随时间变化的,即数据具有时序性。目前,时序数据库中的知识发现问题正逐渐引起KDD研究者的兴趣。本文首先给出时     

一种基于动态模糊逻辑（DFL）的时序推理模型

在我们生活的环境中，动态模糊事件是普遍存在的，而当今，随着计算机科学技术的发展，人们又试图用计算机来模拟这些具有“动态模糊性”的事件，因此，已往有关文献提出了动态模糊逻辑，动态模糊集，基于ＤＦＬ的一种学习模型及动态模糊主动数据库系统的设计方法和基本概念，这些理论的提出，虽然为人们解决具有动态模糊性的问题提供了一定的理论依据，但从整个动态模糊系统来看，这些工作仅仅是一些初步的工作，还有许多工作需进一     

一种高效的时序转换电路设计与实现

嵌入式处理器是目前片上系统中常用的处理器引擎,包括处理器、PLB总线系统、软件驱动等部分,其性能高、功耗低、使用灵活,通过处理器自带的PLB总线,可将成熟IP与嵌入式处理器相连接.由于PLB总线结构复杂,时序多样,且其接口时序与常用的寄存器接口访问时序差距较大,不利于迅速建立成熟IP和PLB总线连接.为解决此问题,首先...     

时序逻辑控制系统的形式变换

目前在智能控制的研究中存在着一系列重要问题。其中有:(1)如何将人工智能与控制理论结合起来?(2)怎样对智能控制系统进行分析、综合?针对这些问题,本文提出了以数举模型形式表达基于浅层知识的系统的思想,并采用了时序逻辑描述了控制系统和系统理论中的一些基本定义,给出了这类系统的形式变换方式,这些工作对上述问题的研究具有一定的意义.     

一种基于多值逻辑的开放式逻辑软件设计方法

在工业控制系统中，将对逻辑测控过程的表述抽象成象值逻辑是一种准确而又便利的方法，同时，测控过程的多样性又使传统的利用程序设计语言中逻辑语句的软件设计方法很难适应对开放性的要求，本文提出一种适合多值逻辑处理的数据结构和代数系统，并以此为基础，构造逻辑描述式，实现组合多值逻辑和时序多值逻辑的开放式设计。     

时序逻辑电路的Petri网分析方法

本文应用带抑止弧的增广Ｐｅｔｒｉ网，建立了基本门电路和常用触发器的Ｐｅｔｒｉ网模型，讨论了运用该模型描述同步和异步时序逻辑电路，给出了增广Ｐｅｔｒｉ网的矩阵描述和状态转移方程，在此基础上提出了同步和异步时序逻辑电路统一分析的Ｐｅｔｒｉ网方法。     

基于连续逻辑的多值同步时序电路模块设计

本文对多值时序逻辑电路提出了一种新的设计思想:以连续逻辑中不同的逻辑电平来表示时序机状态集中的不同状态及其他参数集中的不同元素;以电容及其旁路MOS管代替触发器实现信号的暂存和抹除.由于取消了传统的以一个二进制码代表一种状态的方法,使设计过程大大简化,可以使用多值时序电路的通用模块.实现不同的时序函数只需改变模块中某几个接点,所以设计、制造和使用都很方便.     

任意值数触发器电路设计及其应用

本文在运用ＤＹＬ集成线性“与或”门构成多值反相器的基础上，设计出可存储任意逻辑状态值的ＲＳ触发器，Ｄ触发器和ＪＫ触发器，这类任意值数触发器可作为多值逻辑器件，用于多值时序电路设计。     

具有逻辑仿真功能的数字电路测试语言

本文率述了数字电路测试系统中的测试语言的设计以及逻辑功能仿真的实现。     

多值触发器及其在时序电路设计中的应用

本文对于多值逻辑代数系统中的基本运算和实现这些基本运算的门电路，作了必要的阐述。作者将ＤＹＬ集成线性“与或“门，用来设定多值逻辑电平的基础上，提出了多值Ｄ、Ｔ、ＪＫ等触发器电路，并将这类多值触发器，作为多值逻辑器件，用于时序电路设计。     

概率逻辑推理的弱相关分解方法

本文给出了一种新的概率逻辑推理的分解计算模型。若表示专家知识的概率逻辑公式集具有一定的弱相关分解特性，则可分解为多个公式子集。大规模线性规划的Ｄａｎｔｚｉｇ－Ｗｏｌｆｅ分解方法可以用于这种分解的问题求解。     

区间时序逻辑的标记相继式演算

区间逻辑在许多领域如人工智能,形式化方法中都有成功应用。其中,区间时序逻辑及其各种扩充近年来越来越多地受到人们的重视,由于区间时序逻辑具有较强的表达能力,这也使得该逻辑的定理证明变得相当困难,该文提出了区间时序逻辑的一个标记相继式演算,并给出其可靠性和相对完备性结论。该演算应用于机器辅助定理证明工具中,可以有效地提高证明的自动化程度,在高阶逻辑证明了工具ＰＶＳ中,作者尝试性地实现了这一演算,获得了     

连接两个多边形成一条回路的算法

本文提出连续两个多边形成一条回路的算法，该算法需要Ｏｌｏｇ．ｍａｘ次比较和Ｏ．ｍａｘ次乘法。