共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
3.
直接数字式频率合成技术作为一种全数字系统,在硬件方面具有许多优点。但是受奈奎斯特定理、自身的结构缺陷以及目前数字器件工作速度的限制,DDS输出频率较低、杂散性能不够理想,在应用上受到了一定程度的限制。对DDS进行误差分析对于提高系统性能具有重要意义。介绍直接数字频率合成技术的原理,针对相位截断误差,对DDS合成信号的频谱杂散性进行了详细的理论分析,得到采样点数N与截断部分分母M与信噪比的关系曲线,给出了定量分析结果。并结合应用实践,讨论了不同因素对信噪比的影响,提出提高信噪比的方法和思路。 相似文献
4.
分析了直接数字频率合成技术(Direct Digital Synthesizer,DDS)的工作原理及其频谱特点,在此基础上介绍一种可降低相位截断误差引起的杂散的DDS新结构,并给出MATLAB对设计方法进行仿真的结果。 相似文献
5.
6.
DDS频谱分析及一种新型的改善方法 总被引:3,自引:0,他引:3
从理论上分析了DDS频谱杂散的来源和特点,在此基础上讨论了一种新的DDS结构,采用扰码技术来抑制DDS相位舍位杂散,并且用计算机模拟表明这种新结构大大的消除了DDS的相位舍位杂散。 相似文献
7.
DDS相位舍位杂散信号的频谱分析 总被引:1,自引:0,他引:1
杂散特性限制着直接数字频率合成(DDS)技术的应用和发展,其中相位舍位、幅度量化和DAC的非理想特性等是影响DDS输出频谱质量的主要杂散源。文中主要研究相位舍位对DDS输出频谱的影响,首先通过离散傅里叶变换将任意的频率控制字转化为频率控制字为1来对DDS的输出信号进行频谱分析,然后由DDS的输出序列入手深入研究了相位舍位时DDS输出频谱的特性,得到的DDS输出频谱的数学模型精确、简单。 相似文献
8.
9.
基于DDS的低相噪频率综合源设计 总被引:13,自引:2,他引:11
分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响,得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。 相似文献
10.
11.
12.
本文阐述了跳频扩频的基本原理,进而提出了一种利用直接数字频率合成(DDS)实现CDMA/FH的方法,最后给出了实验电路及测试结果 相似文献
13.
14.
利用CPLD在高速数据处理方面的特点设计出以VHDL硬件描述语言为设计输入,以ALTERA公司的EPM7256芯片为设计载体,基于DDS技术的任意波形信号发生器。该信号发生器能同时输出两路信号,输出信号的频率和两路输出信号之间的相位差可以步进调整。通过Max Plus开发软件的时序分析表明,该设计具有高精度的频率和相位调节能力,相位调整的分辨率为12位,频率调整的分辨率为32位。实测结果表明,所讨论的方法和研制的系统是可行的、有效的。 相似文献
15.
16.
介绍了以FPGA为核心器件,采用Verilog HDL作为硬件描述语言的移相信号发生器的设计。该移相信号发生器以DDS模型作为基本原理,利用FPGA的嵌入式存储器块作为波形数据的存储单元,最终通过D/A转换单元可输出正弦波、三角波、方波等任意波形的同频率原始参考信号和移相信号两路波形,除D/A转换器及相关电路外,所有功能电路模块均集中在一片FPGA中实现。与传统移相信号发生器相比,该设计的频率分辨度高、信号频谱良好、易于实现且成本低廉。 相似文献
17.
18.
基于DDS的信号发生器的设计与实现 总被引:10,自引:0,他引:10
介绍了DDS(直接数字频率合成器)芯片AD7008的结构、功能和利用89C51单片机控制AD7008和输出电路CD4052及作为与用户交互的信号发生器的设计,讨论了频率和相位控制字的计算方法以及标准正弦信号、调幅和调频信号产生方法,给出了硬件电路和软件流程. 相似文献