基于System Generator的FIR滤波器的设计与实现

System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具,同时也是一个基于FPGA的信号处理建模和设计工具.本文介绍了在Matlab中使用SystemGenerator for DSP实现FPGA硬件设计的方法,同时利用System Generator实现了FIR滤波器的设计,从而给出了FIR滤波器设计的一种新途径.设计结果表明:该方法具有操作简单,设计灵活,效率高等优点.     

基于System Generator的数字下变频实现

System Generator for DSP是Xilinx公司开发的基于Simulink的图形环境的DSP开发工具,充分利用了Simulink在DSP系统构建中的便利性。本文将以数字下变频为例介绍SystemG enerator的设计流程,设计者不需要了解硬件描述语言(HDL)以及开发平台的细节。实验证明该方法具有操作简单、设计灵活、效率高等优点。     

基于System Generator的QPSK数字调制器设计

介绍了QPSK调制的基本原理,给出了QPSK调制器的系统模型设计,该设计是基于System Generator设计平台,在Matlab/Simulink环境下搭建系统模型,再进行功能仿真和验证,完成QPSK调制器的设计。仿真结果表明,所设计的调制器能产生正确QPSK波形,达到了预期效果。     

基于System Generator的数字下变频设计

Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模,是DSP高层系统设计与Xilinx FPGA之间实现的"桥梁"。在分析了FPGA传统级设计方法的基础上,提出了基于System Generator的系统级设计新方法,并应用新方法设计验证了一套数字下变频系统,通过仿真和实验结果验证了该方法的有效性和准确性。     

基于System Generator的DBF的建模与仿真

简要介绍数字波束形成的基本原理,在此基础上,利用System Generator(SG)进行数字波束形成系统的建模和仿真,并给出仿真结果.     

基于System Generator的DDS设计与实现

介绍了直接数字频率合成器(DDS)的工作原理。重点阐述采用X ilinx公司推出的快速可编程门阵列(FP-GA)开发环境System Generator系统设计工具进行DDS设计与实现的方法;同时提出FPGA硬件在回路协同仿真与验证新思想,并给出了相应的仿真波形。     

基于免疫算法的IIR数字滤波器优化与实现

由于IIR数字滤波器设计实质上是一个非线性高维复杂函数优化问题,文中提出基于具有全局搜索能力强,收敛速度快特点的免疫算法实现IIR数字滤波器优化设计的新方法,给出了IIR滤波器优化设计的数学模型,描述了应用免疫算法优化设计IIR数字滤波器的具体实现步骤。通过低通和高通IIR数字滤波器设计的仿真结果表明方法的有效性和高效性。     

基于System Generator的信道化发射模块设计

介绍了一种基于SystemGenerator的数字信道化模块设计方法。系统介绍了发射信道化的基本原理和两种常用的发射信道化模块结构,以及基于System Generator辅助设计下的硬件设计流程。设计中充分考虑了XILINX IP核的应用,设计结果具有一定的参考价值。     

基于System Generator的信道化发射模块设计

介绍了一种基于System Generator的数字信道化模块设计方法。系统介绍了发射信道化的基本原理和两种常用的发射信道化模块结构,以及基于System Generator辅助设计下的硬件设计流程。设计中充分考虑了XILINX IP核的应用,设计结果具有一定的参考价值。     

基于System Generator的Gardner算法的建模与实现

为了在数字无线通信中实现位同步,设计一种基于Gardner算法的位同步系统.该系统由定时误差检测,环路滤波器,内插滤波器以及控制器模块组成,运用Xilinx公司高级系统级FPGA开发工具System Generator实现对各个模块的建模和实现.结果表明Gardner算法只需每个符号周期内采样2次,就能算出定时误差,并且对载波相位不敏感,这就使得Gardner算法的结构简单、运算量小,从而能够得到广泛应用.     

基于System Generator数字中频接收机的设计

研究设计了一种可用于中国地面数字电视广播传输标准DMB-TH的高速数字中频接收机,并给出了主要功能模块的设计方法,最后得到了令人满意的结果。     

基于System Generator的字符分割算法的并行实现

基于FPGA并行性对车牌识别系统中重要组成部分--字符分割,提出一种适合硬件并行实现的结构,并在System Generator中完成了模型的建立以及优化.并行操作分为两个时间段:第一个时间段,通过循环迭代求出字符上下边界;第二个时间段,字符上下边界位置的使能控制与字符分割位置的控制信号并行作用于数据路径,产生有效像素.硬件仿真结果满足了时序要求,证实该结构的可行性.由于并行逻辑的建立,实现速度大大提高,体现出了FPGA的并行性在性能提高上的极大优势.     

基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

基于System View的FIR数字滤波器设计

探讨了运用SystemView软件,从图形化的工具和数字化的指标入手,抛开传统滤波器设计中繁琐的计算与变换,直接快速实现在数字存储示波器中,为了消除前端系统本身的噪声而设计的FIR数字滤波器。并且运用SystemView软件的分析工具,对所设计的FIR数字滤波器的幅频特性、相频特性、阻带衰减、通带纹波等性能进行了分析。通过分析报表和特性图形显示所设计的FIR数字滤波器技术指标完全满足数字存储示波器系统的技术要求。     

基于SG FIR Filter的设计方法与分析

基于Xilinx System Generator for DSP工具,在现场可编程逻辑门阵列（FPGA）硬件平台上为了研究FIR滤波器的设计及实现技巧,给出了一个18阶的FIR数字低通滤波器滤波的实验,从滤波器的滤波效果和资源利用率等方面进行了分析,获得了针对不同型号的FPGA芯片和在不同硬件资源环境下,如何选择最优的设计实践方法的结果,得出了使用已封装好的Ipcore来实现所设计的滤波器,不但简单方便,可以减少系统的开发时间,又能有效的利用硬件资源,为最佳选择的结论。     

基于System Generator的Costas锁相环设计实现

介绍了一种基于Xilinx公司FPGA开发工具System Generator进行全数字Costas锁相环的设计仿真方法。通过对Costas锁相环原理的分析,从离散域变换阐述了环路参数的计算及电路设计,基于对CORDIC算法设计DDS的讨论,利用FPGA实现了设计,最后全面分析了环路性能。     

微机控制系统的数字滤波算法

分析了采用数字滤波消除随机干扰的优点，详细论述了微机控制系统中常用的8种数字滤波算法，并讨论了各种数字滤波算法的适用范围。     

基于Matlab的数字滤波器的设计

数字滤波器的优越性使得其应用领域不断拓展,但是其复杂的设计过程却在一定程度上制约了它的发展.介绍了一种基于Matlab的FDAtool设计数字滤波器的新方法,并利用Simulink对设计好的滤波器进行仿真,最后利用一个硬件系统进行验证.结果表明,这种方法设计的滤波器方便、准确、可靠.