基于CMOS工艺的低相噪宽带压控振荡器设计

采用CSMC0.18μm混合信号工艺。设计了一款应用于频率综合器的单片集成宽带压控振荡器。电路采用互补交叉耦合结构,各部分都经过精心构架,如管子的尺寸,元件的布局,电流源的大小等等,以获得最佳的相位噪声性能。振荡器采用多段调节的方式,实现1.5～2.1GHz的宽带调谐。仿真结果表明,在电源电压1.8V的情况下,压控振荡器的中心频率为1.8GHz。中心频率附近(600kHz),相位噪声达到-121dBc/Hz,振荡器的工作电流为1.4mA。     

L波段宽带低相噪VCO的设计与制作

提出了一种基于PCB工艺的L波段宽带低相噪VCO电路拓扑结构.采用基极和发射极双端调谐的方式,并引入可变电容反馈,实现了电路的超宽带.同时在低损耗的FR4基板上制作微带小电感以形成高Q谐振器,降低了VCO的相位噪声.基于此方法设计得到的L波段宽带VCO比同类薄膜工艺产品相位噪声低了5 dB以上.     

集成宽带VCO的低相噪设计

从VCO的相位噪声概念及原理分析入手,论述了集成宽带压控振荡器低相噪的设计方法和设计思路,进行了理论分析和数学模拟,并通过利用相关软件进行仿真、优化设计。获得了低相噪声的宽带振荡器,并给出了各频段集成宽带VCO最终达到的相位噪声指标。低相噪声集成VCO系列产品的成功研制极大地方便了系统设计师的电路设计,该自主研制的低相噪VCO已广泛应用于多种电子系统中,对系统关键电路的国产化、高性能化有着重要意义。     

低相噪超多频段VCO宽带锁相环的研究

为了解决宽带锁相环设计中相位噪声和输出频率范围的矛盾,分析并设计了一种基于超多频段压控振荡器(VCO)锁相环的方案。该方案通过降低VCO的频率灵敏度和每个VCO 配置LC矩阵等效多个VCO的方法,使VCO在保证输出的频率范围的同时,优化了相位噪声。实验结果发现,该方案可以使锁相环在保证较大的输出频率范围前提下拥有更低的相位噪声。     

超低相噪光电振荡器及其频率综合技术研究

该文提出一种基于级联相位调制器的注入锁定光电振荡器及其频率综合系统。该文提出的光电振荡器利用相位调制实现调制器输出光谱展宽并保持光纤中传播功率恒定,降低光纤非线性效应引入的强度噪声。采用双输出MZI级联平衡探测器的结构完成相位调制到强度调制的转化,提高系统的信噪比,实现频率为9.9999914 GHz、边模抑制比大于85 dB、10 kHz频偏相位噪声为–153.1 dBc/Hz的超低相位噪声信号输出。此外,还基于所提出的超低相位噪声光电振荡器构建了宽带、高性能频率综合系统。联合DDS和PLL的混合锁相技术,所提出频率综合器的输出频率成功覆盖5.9～12.9 GHz,相位噪声达到–130 dBc/Hz@10 kHz,杂散抑制比优于65 dB,跳频时间小于1.48 μs。      

一种带有开关电流源的低相噪压控振荡器

提出一种带有开关电流源的电感电容压控振荡器（LC VCO）。该技术通过反馈电容将电感电容压控振荡器的输出耦合到电流源,形成了电流源的开关特性,从而减小了电感电容压控振荡器的相位噪声。提出的电感电容压控振荡器采用华虹 NEC的0.18μm SiGe BiCMOS工艺,工作频率为5.7 GHz,相位噪声为-113.0 dBc/Hz@1MHz,功耗为2.3 mA。在其他性能相同的情况下,提出的电感电容压控振荡器的振荡频率比典型的电感电容压控振荡器的相位噪声小4.5 dB。     

宽带低相噪CMOS LC VCO的设计

设计了一款宽带CMOSLCVCO,在分析VCO相位噪声来源的基础上,对VCO进行了结构优化和噪声滤除,并采用了开关电容阵列以增加带宽。电路采用0.18μmCMOS射频工艺进行流片验证,芯片面积为0.4mm×1mm。测试结果显示:芯片的工作频率为3.34～4.17GHz,中心频率为4.02GHz时输出功率是-9.11dBm,相位噪声为-120dBc/Hz@1MHz,在1.8V工作电压下的功耗为10mW。     

基于新颖调谐谐振器的低相噪VCO设计

介绍了一种采用新颖谐振器的低相位噪声窄带压控振荡器(VCO)的设计方法。该谐振器采用源与负载横向交叉耦合结构,形成一个传输零点,提高了谐振器的Q值。该谐振器通过弱耦合与变容二极管连接,从而实现电压控制滤波器通带中心频率调谐。利用该谐振器设计了一个窄带VCO,并在先进设计系统(ADS)软件里仿真验证。该VCO中心频率6.15 GHz,在调谐电压从0到15 V的范围内调谐带宽60 MHz,相位噪声在整个调谐范围内优于-132 dBc/Hz@1MHz,输出功率为8.4 dBm,功率平坦度±0.1 dBm。     

集成L波段VCO的频率合成器设计

从频率合成器的构成和噪声模型入手,分析了主要单元电路对噪声的贡献,进而研究了各频率合成器模块中的噪声影响因子,建立了不同模块的噪声模型,并在模型基础上改进了压控振荡器的电流源结构及鉴相器的延时单元电路,从而提高了频率合成器的噪声性能。根据上述方法,采用0.18μm射频CMOS工艺设计实现了一款低功耗、低噪声的频率合成器,经测试,核心电压1.8 V,功耗54 m W,带内噪声达到了-98 d Bc/Hz。测试结果表明噪声指标达到了国外同类产品水平,为设计和研发高集成度的射频收发系统芯片提供了很好的参考。     

高速低相位噪声VCO设计

压控振荡器已经成为当今时钟恢复电路和频率合成电路中不可缺少的组成部分。本文分别从压控振荡器的振荡频率和相位噪声两个角度，详细阐述影响VCO性能的因素，并提出相应的改进方法。     

低相噪硅雷达射频频率源的研究与设计

分析了频率源中各个模块的噪声传递函数,确定影响近端噪声的模块分别是鉴频鉴相器-电荷泵(PFD-CP)、分频器;在默认分频器相位噪声为-158dBc/Hz,通过matlab建模推断,需要PFD-CP模块在10kHz频偏处的输入噪声达到-143dBc/Hz,才能实现频率源输出信号在10kHz频偏处相位噪声-107dBc/Hz。采用0.18μmSiGe BiCMOS工艺,设计了整块芯片,着重优化了PFD-CP模块的输入噪声,经过spectre仿真,PFD-CP模块的输入噪声为-146dBc/Hz,经过实测,输出信号在10kHz频偏处相位噪声为-108dBc/Hz,达到设计预期。     

一种低相位噪声锁相环频率合成器的设计

通过MATLAB对锁相环进行系统建模与分析,采用改进型宽摆幅低噪声电荷泵结构,结合2位开关电容阵列技术与RC低通滤波技术,设计了一种低相位噪声锁相环频率合成器。基于SMIC 0.18 μm CMOS工艺设计的芯片测试结果表明,该锁相环系统的频率覆盖范围达到1.27～1.82 GHz;在中心频率为1.56 GHz处的相位噪声为-105.13 dBc/Hz@1 MHz,抖动(均方根)为2.2 ps。     

C波段低相噪频率合成器设计

低相噪频率合成是通信电路设计中的关键技术,在射频和微波领域应用广泛。基于混频锁相原理,介绍了一种低相噪频率合成方法。通过建立噪声模型,对影响相位噪声的主要因素进行了详细论述。结合实际应用提出了一个C波段低相噪频率合成设计方案,并对关键指标的实现和试验结果进行了分析和讨论。     

K波段低相位噪声频率综合器的设计与实现

采用双锁相环混频设计方案,设计了一种低相位噪声频率综合器,实现了单锁相环难以实现的低相位噪声指标。在系统理论分析的基础上,优化了电路布局,实际的电路尺寸为45.0 mm×30.0 mm×12.0 mm,实现了小型化K波段低相位噪声频率综合器。对频率综合器电路进行了测试,输出信号相位噪声为 -95 dBc/Hz @1 kHz和 -99 dBc/Hz @≥40 kHz,杂散为-72 dBc,完全满足设计指标的要求。     

一种小步进、低相噪频率合成器设计

综合应用锁相环(PLL)、直接数字合成(DDS)等技术,设计一种具有宽频带、小频率步进、高稳定性、低相位噪声等特点的频率合成器。主要技术指标为:频率步进1 Hz,最大频率控制误差优于4.5×10-4Hz,在10 kHz处相位噪声为-100 dBc/Hz。与传统的多环路设计方法相比,新的设计更能够满足高集成度、低成本、灵活通用的需求。并且可极大提高电路调试效率。     

捷变频低相噪X波段频综设计技术

介绍一种低相噪、捷变频Ｘ波段频率综合器设计方法，并进行理论分析、计算，最后给出测试结果。     

S波段低相噪捷变频频率综合器设计

介绍了一种S波段低相噪捷变频频率综合器设计方法。由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5us。     

一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

Ku频段低相噪捷变频频率综合器设计

介绍了一种Ku频段低相噪捷变频频率综合器设计方法。对接收本振源和发射激励源采用一体化设计,由于采用DDS PLL的方式,使此频率综合器在Ku频段上相噪优于-90dBc/Hz@1kHz,跳频时间小于10μs,激励源在Ku频段输出线性调频信号。     

强振动条件下低相位噪声频综器的设计

提出了一种间接合成的低相位噪声频率综合器的设计 ,该频综器用于某机载雷达中 ,从而要求其在极其恶劣的环境中同样具有良好的性能。本文从提高自身抗振能力和降低外界振动强度两方面采取措施 ,使得其相位噪声在振动条件下满足系统要求