通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。     

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。     

微处理器硬件验证平台的设计与应用

提出了面向高性能微处理器功能验证的全芯片验证平台的结构和构造方法,阐述了基于硬件加速器微处理器验证平台的实现。该验证平台提供了在线仿真和模拟加速两种验证模式,通用性好,已成功验证了自主设计的64位通用微处理器的正确性和兼容性。     

基于约束求解的微处理器功能验证程序生成

针对伪随机方法生成微处理器功能验证程序缺乏完备性、灵活性的问题,构建一种用于生成验证程序的C++约束函数库。以微处理器指令系统为对象,以约束满足问题的数学模型为理论依据,结合用户验证需求,利用约束函数库生成功能验证程序。验证结果表明,该方法开发验证程序简单、高效,加快了验证收敛速度。     

微处理器Cache的验证方法研究

在微处理器功能验证中,由于高速缓存(Cache)是软件(即测试程序)不可见的,对其进行芯片级验证难以获得高的可控制性(测试场景构造)和可观测性(验证结果检测)。基于此,提出通过验证平台调用的方法,为软件提供服务和管理Cache,构造测试场景。采样由Cache引起的微处理器系统总线行为检测验证结果。实验结果表明,该方法方便测试程序开发,减少验证时间。     

基于验证库的微处理器指令集验证方法

指令集作为微处理器软件和硬件的分界线在计算机体系结构中占有重要地位。测试程序自动生成（RTPG）是微处理器指令集验证的主要方法之一。该文比较目前主流的RTPG技术和验证策略,提出基于验证库的随机测试程序生成工具。使用通用脚本语言开发验证库和测试程序模板,针对不同验证阶段生成高质量的测试程序。测试结果表明,该方法实现简单,能达到较好的验证效果。     

“申威-1 号”高性能微处理器的功能验证

微处理器设计日趋复杂,如何对微处理器设计进行有效而充分的验证,成为芯片流片成功的关键因素之一.在介绍微处理器功能验证的一般理论和方法的基础上,介绍了“申威-1 号”高性能微处理器的功能验证所采用的验证策略及各种验证方法.RTL(register transfer level)级验证是功能验证的重点,模拟验证是“申威-1 号”RTL 级验证的主要验证手段.详细介绍了如何综合采用多种验证技术来解决RTL 级模拟验证的几个关键问题:高质量测试激励生成、模拟结果正确性的快速判断以及验证覆盖率目标的实现.最后对各种验证方法所取得的验证效果进行了分析.     

一种基于Simics的兼容微处理器系统级验证平台

高性能微处理器复杂度不断增大,验证也变得更为复杂,已成为设计过程中的瓶颈。文章就兼容微处理器的验证,提出了基于Simics构建系统级验证平台的一种设计方法。通过自行开发的控制模块把Simics提供的ISS(InstructionLevelSimulator)和相关的存储器模型、外围设备与外部仿真器相连构建了一个验证系统平台。在这个平台中Simics支持的处理器作为待验证兼容处理器的参考模型,测试使用的激励来自真实的操作系统和应用程序,自动比较运行结果。借助于Simics的快速仿真速度和现场恢复能力,该平台可大大加快验证速度。     

微处理器功能验证程序生成

根据指令集构造的指令功能、语法格式和语义要求,建立了微处理器指令类型集合和指令操作数集合;以此为基础,为每个指令类型集合构建一个指令生成模型.根据指令生成模型、验证计划等创建微处理器功能验证程序模板,并结合微处理器流水线状态控制部件的有限状态机的基本状态转移路径,提出一种指令序列的功能验证方法.根据程序模板实现功能验证程序伪随机生成.实验结果表明：采用该方法可以高效生成功能覆盖率高、仿真时间短的RISC3200功能验证程序.     

嵌入式微处理器的软硬件协同验证

软硬件协同验证是解决系统芯片验证的关键技术：模型驱动的软硬件协同验证方法是一种新颖的嵌入式微处理器的验证方法，其主要部分包括基于真实的验证平台、验证向量的自动生成器、验证结果的分析和比较器。该验证方法可实现嵌入式微处理器的完备验证，且基于该方法实现的验证平台可很容易地转化为系统芯片的设计及验证平台。     

Applying formal verification to the AAMP5 microprocessor: A case study in the industrial use of formal methods

Formal specification combined with mechanical verification is a promising approach for achieving the extremely high levels of assurance required of safety-critical digital systems. However, many questions remain regarding their use in practice: Can these techniques scale up to industrial systems, where are they likely to be useful, and how should industry go about incorporating them into practice? This paper discusses a project undertaken to answer some of these questions, the formal verification of the microcode in the AAMP5 microprocessor. This project consisted of formally specifying in the PVS language a Rockwell proprietary microprocessor at both the instruction-set and register-transfer levels and using the PVS theorem prover to show the microcode correctly implemented the instruction-level specification for a representative subset of instructions. Notable aspects of this project include the use of a formal specification language by practicing hardware and software engineers, the integration of traditional inspections with formal specifications, and the use of a mechanical theorem prover to verify a portion of a commercial, pipelined microprocessor that was not explicitly designed for formal verification.     

一种面向微处理器验证的分层随机激励方法*

针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理器功能行为单元作为随机激励的构建基础,产生逻辑功能与通信接口结合的随机激励,实现系列处理器的验证复用。CKCore处理器验证的实验结果表明,该方法与受限随机激励相比,在功能覆盖率相同的情况下,激励编写量减少60%;在仿真时间相同的情况下,功能和代码覆盖率分别改善10%和5%以上,有效提高处理器验证的质量和效率。     

Microprocessor design verification

The verification of a microprocessor design has been accomplished using a mechanical theorem prover. This microprocessor, the FM8502, is a 32-bit general-purpose, von Neumann processor whose design-level (gate-level) specification has been verified with respect to its instruction-level specification. Both specifications were written in the Boyer—Moore logic, and the proof of correctness was carried out with the Boyer—Moore theorem prover.     

An approach to systems verification

The term systems verification refers to the specification and verification of the components of a computing system, including compilers, assemblers, operating systems and hardware. We outline our approach to systems verification, and summarize the application of this approach to several systems components. These components consist of a code generator for a simple high-level language, an assembler and linking loader, a simple operating system kernel, and a microprocessor design.     

龙腾C1微处理器的功能验证

微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真实处理器执行结果的TRACE文件参照模型。在参照模型基础之上,实现了仿真结果的自动检查和基于覆盖率的分析。同时,为了加速仿真验证的速度,使用了FPGA验证平台进行功能验证,可以运行操作系统级的测试程序。     

Formal Verification of a Complex Pipelined Processor

This paper addresses the problem of formally verifying the correctness of a complex pipelined microprocessor at the micro-architectural level of abstraction. The design verified is an example out-of-order execution processor with a reorder buffer, a store buffer, branch prediction, speculative execution and exceptions. We propose a systematic approach called the Completion Functions Approach to decompose and incrementally build its proof of correctness. The central idea is to construct the abstraction function using completion functions, one per unfinished instruction, each of which specifies the effect on the programmer visible state components of completing the instruction. This construction of the abstraction function leads to a very natural decomposition of the proof into proving a series of verification conditions. The approach prescribes a systematic way to generate these verification conditions which can then be discharged with a high degree of automation using techniques based on decision procedures and rewriting. The verification was completed in 34 person days, which we believe, is a modest investment in return for the significant benefits of formal verification.