二级运放建立时间与相位裕度的分析与优化

提出了一种分析两级运算放大电路建立时间和相位裕度的方法.该方法主要是通过对二级运算放大器的小信号分析,找出建立时间与相位裕度的关系,然后通过计算机仿真得出最短建立时间的相位裕度.仿真结果显示,在相位裕度为55.2°～72.85°时,建立时间能够取到最小值.最后,在已知最优化相位裕度的基础上,得出补偿电容CC的关系式,从而可以更好更方便地去设计两级运算放大器.     

基于相位裕度的负反馈电路稳定性评价方法

在设计运算放大器、伺服马达控制电路等带有负反馈的电路时,虽经过建模仿真,但实际电路仍然很容易产生振荡现象。该文通过分析负反馈电路设计中产生振荡现象的原因,总结出一种实用的负反馈电路稳定性评价方法——相位裕度评价法。     

开关电源的缓冲电路设计

随着开关电源工作频率的提高,开关器件承受很大的热量和电应力,从而形成过电压。为此,常常需要设置各种缓冲电路对其进行抑制。重点分析比较了三种缓冲电路,并指出了各自的特点及设计要点。RCD缓冲电路的箝位电压随电阻减小而减小,但损耗增大;LCD缓冲电路的LC谐振频率要求小于开关频率;能量回馈缓冲电路的箝位电压较低,不需要额外的电感。最后,给出了LCD缓冲电路的设计结果,实现了无损耗箝位。     

一种引进相位裕度的∑Δ调制器行为级模型

相位裕度是影响运算放大器建立方式和建立精度的一个重要参数,在高速度高精度应用中,获得高的单位增益带宽的同时获得大的相位裕度变得非常困难。通过引入相位裕度参数提出了一种更加完整的开关电容积分器二阶瞬态响应模型,并将此模型引入到传统的ΣΔ调制器行为级模型,通过仿真分析了相位裕度对积分器建立精度以及ΣΔ调制器信噪比的影响。仿真结果表明,在其他参数相同的情况下,当相位裕度变化10°时,ΣΔ调制器的信噪比变化近5dB。     

模拟信号相位补偿设计

在信号处理的过程中,常常会造成信号的相位偏差,为了解决这一问题,本文提出来相位补偿方案。     

线性稳压电源电路振荡问题探究

针对MIC29302电源芯片在超低压差线性稳压电路应用中设计有输出补偿电容时仍然出现振荡的问题,通过建立等效小信号数学模型并绘制bode图,深入剖析了振荡产生的原因.即补偿电容引入的零点与系统的第二主极点之间相差两个十倍频程,导致补偿零点未能有效补偿第二主极点的相位裕度,从而提出增加前馈补偿电容引入新的零点或调整输出电...     

用于CDR电路的相位插值选择电路设计

时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能.描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现.在SMIC 0.18 μm CMOS工艺下采用Cadence公司的仿真工具Spectre进行了晶体管级验证,结果显示,利用该电路恢复出来的时钟对数据进行重定时,能较好地消除传输过程中积累的抖动,有效地提高了输入抖动容限.     

芯片I/O缓冲及ESD电路设计

文章详细介绍了基于CMOS的芯片I/O缓冲电路分类,功能,电路及版图设计的一些考虑以及芯片引脚的静电保护问题.     

适合宽范围电容负载的三级运放

结合精确度和稳定性的要求提出了一种适合宽范围电容负载的CMOS运放.在多径嵌套式密勒补偿结构中加入一个抑制电容得到适合各种电容负载的稳定性.为了证实稳定性的提高对该结构进行了理论分析并计算得出数学表达式.基于这种新的频率补偿结构,利用CMOS 0.7μm工艺模型设计了样品芯片.测试结果表明:该运放可以驱动从100pF到100μF负载电容,直流增益为90dB,最小相位裕度为26°;该运放在100pF负载情况下单位增益带宽为1MHz,使用抑制电容仅为18pF.     

量子密钥分配系统相位调制器驱动电路设计

通过分析量子密钥分配系统中相位调制器的工作原理和电路性能要求,设计了相位调制器的驱动电路。该方案基于铌酸锂电光相位调制器而设计,通过现场可编程门阵列（FPGA）提供时钟和控制信号,采用高精度的数模转换器和高速模拟开关,能够产生精度可达纳秒量级的驱动信号。该驱动电路成本低廉,调制精度高,功耗较小,实现了对光信号相位的精确控制。经测试,实验结果完全满足系统要求,验证了该方案的可行性与可靠性。     

锁相环中高性能电荷泵的设计

设计了一种结构新颖的动态充放电电流匹配的电荷泵电路，该电路利用一种放电电流对充电电流的跟随技术，使充放电电流达到较好匹配，同时，在电荷泵中增加差分反相器，提高电荷泵的速度。采用Istsilicon 0．25μmCMOS工艺进行仿真，结果显示：输出电压在0．3—2．2V之间变化时，电荷泵的充放电电流处处相等。     

一种应用于WLAN相位可调的本振缓冲器

该文提出了一种应用于WLAN相位可调的本振缓冲器,用于校准直接下变频收发机的I/Q两路不平衡。该电路通过开关输入MOS管源极的电容阵列,延迟本振信号,从而调节信号的相位。该文采用SMIC 0.18m工艺实现了4.8~6GHz的I/Q两路本振缓冲器的设计,其版图面积为650550m2。仿真结果表明,在5位控制字作用下,I或者Q路本振缓冲器的相移在0~8的范围内呈现近乎线性的变化,而本振缓冲器的输出功率的变化范围只有0.2dB。     

低杂散锁相环中电荷泵的设计

采用IBM 0.18 μm CMOS工艺,设计了一款应用于433 MHz ASK接收机中低杂散锁相环的电荷泵电路.设计采用与电源无关的带隙基准偏置电流源和运算放大器,实现了电荷泵充放电电流源的精确匹配,有效抑制了传统电荷泵对锁相环锁定状态中杂散信号的影响.电路在Cadence的Spectre工具下进行仿真,结果表明:当电源电压为1.8 V、参考电流为30 μA、输出电压范围在0.5～1.5 V时,充放电电流精确匹配,杂散小于-80 dB,其性能符合接收机系统要求.     

一种高速低尖峰电流功率管驱动器电路的设计

利用电荷泵自举原理,提出一种新颖的CMOS驱动电路。该电路在输入信号未进行开关操作时对电容充电,在开关操作发生时,由电荷泵电容和电源一起向负载电容充放电,从而可在不影响充放电时间的前提下降低电源对负载电容的充放电尖峰电流,减小电源噪声。该电路特别适合用来驱动采用高k介质或深槽隔离工艺的功率集成电路,可同时降低上升/下降沿时间和电源尖峰电流,并大幅减小芯片面积。采用中芯国际0.35μm标准CMOS工艺进行流片,测试结果表明,该电路可同时降低负载电容充放电尖峰电流与上升/下降沿时间。     

A Novel Method for Bandwidth and Phase Margin Enhancement of Folded-Cascode Amplifier

This article describes a method to enhance bandwidth and phase margin of conventional folded-cascode op amps. It achieves a larger bandwidth and/or phase margin in folded-cascode CMOS op amps than those of a conventional one in a given CMOS process. For the same bandwidth the new method allows a larger phase margin, and for a given phase margin a larger bandwidth can be obtained. Also, for equal bandwidth, power consumption of the new folded-cascode is lower than the traditional one with similar load.     

高性能电荷泵电路的设计

针对常用的电荷泵电路存在的电荷泄漏和充放电流失配等不利因素，设计了一种全差分高精度电荷泵，降低了锁相环（PLL）的相位偏差。     

一种新型电荷泵电路的设计

文章提出了一种新的全差分电荷泵结构，与传统电荷泵电路相比，这个电路具有输出范围大和无跳跃现象的优点，同时还可以有效地解决电荷泄漏和充放电失配等问题。     

2.4GHz频率综合器中低杂散锁相环的设计

在带电荷泵的锁相环频率综合器中,设计低杂散锁相环的关键是减少鉴频鉴相器和电荷泵的非理想特性以及提高压控振荡器的性能.采用TSMC 0.18 μm CMOS工艺,设计了一种改进型锁相环电路.仿真结果显示,在1.8V基准电压供电时,电荷泵电流在0.3～1.6V电压范围内匹配度小于1μA,电流失配率小于0.2％,压控振荡器在中心频率2.4 GHz频偏1 MHz时的相位噪声为-124.3 dBc/Hz@1 MHz,环路参考杂散降为-60 dBm.     

100 Mb/s以太网卡芯片时钟产生电路的设计与实现

设计了一个100Mb／s以太网卡芯片时钟产生电路，介绍了电路的体系结构、模块电路分析、锁相环参数设定和芯片版图。该时钟产生电路经过TSMC 0．35μm 1P5M CMOS工艺验证，工作电压为3．3V。实验结果表明，电路能够满足以太网卡芯片的要求。     

一种瞬态响应增强的片上LDO系统设计

分析了传统LDO提高系统稳定性及瞬态响应的局限性,提出了一种片内集成补偿技术。该技术无需外挂电容和等效串联电阻(ESR),即可使系统在全负载范围内保持稳定,并具有良好的纹波抑制能力。仿真结果表明,系统空载时静态电流为46μA,且能提供200mA的最大负载电流,低频电源抑制比达到-65.6dB,启动时间只有16μs,在输出电容为10pF、负载电流以200mA/2μs突变时,最大下冲电压为120mV,上冲电压为160mV。