DES算法的四相捆绑数据协议异步电路实现

DES算法是典型的对称加密算法,广泛应用于商业化领域中,如各种智能卡等。对称算法的实现基本上都是基于同步电路设计。本文采用基于四相捆绑数据协议的异步电路方法实现了DES算法。将DES算法的同步电路设计和异步设计放到非接触智能卡芯片中,通过对芯片进行测试,对两种设计结果进行了全面的比较,从而表明用异步电路实现的对称算法在功耗和运算速度方面具有显著的优势。     

面向NFC应用的DES/3DES算法研究与仿真实现

在分析DES/3DES密码算法及常用抗攻击策略的基础上,从DES算法的功耗点和代码的简易程度着手,进一步改进掩膜方法,提出了一种抗DPA攻击的DES/3DES改进算法,该算法可支持ECB和CBC工作模式.利用SystemC建立算法模型并进行验证,完成了满足NFC应用要求的DES/3DES密码协处理器的设计和仿真;建立了一套SystemC算法模型和RTL电路自动仿真系统,以减少开发周期及研发成本.对改进算法及电路所做的仿真验证了电路的有效性.     

基于FPGA的DES加密算法实现

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit·s^-1     

DES算法的高速流水线实现

文章介绍了密码算法DES，分析了DES算法适用流水线实现的特点。并在此基础上介绍了一种流水线式高速实现DES加密解密的方法，这一算法同样可以应用于3-DES。     

防止差分功耗分析的安全DES模块的MASK技术研究

针对DES加密系统中的差分功耗攻击，提出基于MASK的改进DES_DPA算法，并以此为基础设计了DES_DPA硬件。通过对DES中每轮运算中的子密钥掩码，改变运算过程中晶体管的翻转率，使得功耗曲线的特征随之改变，硬件设计只需增加两个MASK子电路即可实现DES_DPA算法。基于0．25／μm库，DES_DPA模块的综合规模为1914门，最大延时为9．57ns，可工作于100MHz。     

DES算法IP核设计

通过分析数据加密标准(DES)的算法结构，给出了一种电路实现模型。基于A1tera公司的FPOA系列器件，给出算法IP核的设计，最后对该IP核进行了分析，给出它的性能参数。     

DES密码电路的抗差分功耗分析设计

提出一种互补结构的寄存器电路设计方案，用于减小DES加密电路的差分功率信号，防御差分功耗分析．提出了一种误导攻击者的干扰电路，在保证加密电路安全等级的前提下，大幅度降低了电路的硬件开销．为节约成本与缩短设计周期，文中使用了一套高效的抗攻击电路的设计流程．     

基于AMBA总线的3DES算法IP核的设计与实现

基于AMBA2.0总线,设计并实现了一种使用3DES加密算法的IP核。该设计通过了行为级功能仿真和综合后的时序仿真,成功运用于一款32位浮点DSP芯片中,并且用TSMC 65 nm CMOS工艺实现。目前该IP核已经投入使用,在500 MHz的工作频率下,3DES加/解密速率达到615 Mbps,可以满足大部份系统数据处理的需求。     

一种简化的DES差分密码分析

本简要地介绍了DES的由来和工作原理，同时给出了差分密码的分析方法，并在此基础上以6轮为例论述了如何利用差分分析方法实现DES的密码分析。     

抗旁路攻击的分组密码电路自动防护方法

文中提出了一种抗旁路功耗攻击的分组密码电路的自动防护方法,重点介绍了密码电路防护和自动防护方法,如隐藏技术、掩码技术、追踪算法等。通过修改高级程序语言代码实现自动防护,给出了应用于DES密码算法的两种防护方案且具有较好的防护效果。     

动态蚀刻补偿法在减成法板上的应用

采用DES线制作PCB外层线路时,线宽精度影响因素主要有表面铜厚度及铜厚均匀性、蚀刻均匀性/稳定性、线路密集程度差异、菲林补偿差异等。首先对DES线设备、工艺参数优化;其次在设备参数正常条件下研究发现当表面铜厚均匀性相同时,表面铜厚越厚则线宽差距越大,即铜厚每相差10 m则线宽相差10 m~20 m;然后深入研究发现68.6 m表面铜厚的密集线、孤立线线宽差异约25.4 m。最后确立密集线、孤立线差异的消除方法为"引入Genesis2000的动态蚀刻补偿功能对菲林补偿优化";并通过批量验证其补偿法则是准确的及使用该软件是可行的、有效的,提高了酸性蚀刻制作外层减成法板线宽精度。     

基于DES密码电路的差分功耗分析仿真研究

差分功耗分析技术是目前应用广泛、技术发展较成熟的非侵入攻击技术,设计了一个功耗分析仿真平台,该平台具有自动化程度高、精度高和仿真速度快的特点.此外,还基于该平台实现了对DES密码电路的差分功耗分析,对数字电视机项盒安全性的提高具有参考意义.     

Cryptanalysis of Multiple Modes of Operation

In recent years, several new attacks on DES were introduced. These attacks have led researchers to suggest stronger replacements for DES, and in particular new modes of operation for DES. The most popular new modes are triple DES variants, which are claimed to be as secure as triple DES. To speed up hardware implementations of these modes, and to increase the avalanche, many suggestions apply several standard modes sequentially. In this paper we study these multiple (cascade) modes of operation. This study shows that many multiple modes are much weaker than multiple DES, and their strength is theoretically comparable to a single DES. We conjecture that operation modes should be designed around an underlying cryptosystem without any attempt to use intermediate data as feedback, or to mix the feedback into an intermediate round. Thus, in particular, triple DES used in CBC mode is more secure than three single DESs used in triple CBC mode. Alternatively, if several encryptions are applied to each block, the best choice is to concatenate them to one long encryption, and build the mode of operation around it. Received 15 February 1996 and revised 30 May 1996     

Differential evolution strategy cum equivalent circuit method for the design of multi-band frequency selective surfaces

The paper presents the design of multiband frequency selective surfaces (FSS) using the differential evolution strategy (DES) cum equivalent circuit method (ECM). Two examples are demonstrated to design a dual-band gridded-square and a triple-band gridded-double-square array respectively. Good agreements are obtained between the simulation results and experimental results. The good results under very short computational time and none trial-and-error procedure demonstrate the feasibility of the proposed method.     

一种可重构体系结构用于高速实现DES、3DES和AES

可重构密码芯片提高了密码芯片的安全性和灵活性,具有良好的应用前景.然而目前的可重构密码芯片吞吐率均大大低于专用芯片,因此,如何提高处理速度是可重构密码芯片设计的关键问题.本文分析了常用对称密码算法DES、3DES和AES的可重构性,利用流水线、并行处理和可重构技术,提出了一种可重构体系结构.基于该体系结构实现的DES、3DES和AES吞吐率在110MHz工作频率下分别可达到7Gbps、2.3Gbps和1.4Gbps.与其他同类设计相比,本文设计在处理速度上有较大优势,可以很好地应用到可重构密码芯片设计中.     

基于FPGA平台的抗DPA攻击电路级防护技术研究

随着现场可编程门阵列（FPGA）芯片在安全领域上的广泛应用,有关FPGA密码芯片的抗（DPA）研究也越来越受关注,但目前的研究成果大多针对智能卡的安全防护。在研究各种电路级安全防护技术的基础上,采用硬件宏的方法将双轨和预充电技术应用于FPGA芯片的数据加密标准算法（DES）硬件结构,通过DPA攻击实验后发现,未加防护措施的DES加密系统难以抵御DPA攻击,而加防护措施的加密系统具有抗DPA攻击的能力。     

演化密码与DES密码的演化设计

本文提出演化密码的概念和用演化计算设计密码的方法。演化密码在理论和应用中都有重要意义。本文对DES的核心部件S盒进行了实际演化，得到一种用演化计算设计S盒的方法，并获得了一批安全性能优异的S盒。用演化方法设计出一族安全性能渐强的S盒或其他部件，分别以这些S盒或其他部件构造DES，就可使DES密码体制本身进行演化，而且安全性能愈来愈强。     

基于FPGA 的DES 算法实现

DES算法（数据加密标准）在信息安全领域具有广泛的应用，本文详细介绍了基于FPGA的DES算法的硬件实现。