IEDM重装上阵Ⅱ——用MEMS工艺制作高性能的片上电感

中国大陆对IEDM2006的另一个贡献来自于中国科学院上海微系统与信息技术研究所的李昕欣小组。他们的论文标题很长,“A Post-CMOS Concave-Suspending MEMS Process in Standard Silicon Wa-     

IEDM重装上阵I——面向RF IC的新型片上电感

2006年12月11日,IEDM在美国旧金山如期举行,在这次半导体器件的盛会上,经过一年的沉寂,中国大陆的研究人员重整旗鼓,再度贡献两项高质量的研究成果。也许是一种巧合,它们的作者都是2004年取得突破的IEDM先锋,即清华大学的任天令小组和中科院微系统所的李昕欣小组。     

一种新型片上全差分电感的设计

提出了一种新型的片上全差分电感结构。电感采用全对称的几何形状,消除了传统差分电感因跳线引起的失配,提高了差分电感的性能。基于TSMC 0.18 μm RF CMOS工艺,对设计的全差分电感进行流片与测量,结果表明,差分电感两端口之间的失配量比传统差分电感下降了28%。     

应用于无线收发机关端的片上螺旋型电感的研究

这篇文章探讨了在现在的标准工艺条件下集成电感的设计和分析问题,包括片上螺旋型电感的有关版图,损耗机制,模型和参数提取问题,最后以一种被学术界广泛妆受的模拟工具对电感的有关设计进行了模拟,给出了模拟结果,并进行了分析,给出了设计片上电感应遵循的原,有着工艺技术和人们对电感的寄生效应的认识的加深,可以相信片上集成电感在高频电路中的应用将越来越广泛。     

基于神经网络的片上互连线电感提取法

通过将具有自学习能力和记忆功能的神经网络应用于平行导体间的电感计算，结合移动窗口方法搜索作用域，实现片上互连寄生电感参数提取。仿真例子表明，此方法能够快速、有效地实现电感提取，可作为VLSI互连线性能分析、设计的有效向导。     

宽带硅衬底RF片上螺旋电感物理模型

针对高损耗硅衬底,源自部分元等效电路方法考虑了趋肤效应和邻近效应对螺旋电感中串联电感L_s、串联电阻R_s频率特性的制约,并基于全耦合变压器模型计入了复杂的衬底涡流损耗,从而建立了一种新的片上螺旋电感物理模型.通过与全波分析方法对比,验证了在20GHz范围内由该模型导出的等效电感L_eff、等效电阻R_eff和Q值误差仅在7%以内.该模型可望用于硅基射频集成电路中电感进一步的理论探讨和优化设计.     

放射状双pn结抑制片上电感衬底损耗

使用标准CMOS工艺,在放射状的n阱上面扩散p＋,使垂直和水平方向形成双pn结,将此结放在电感的底部用来抑制衬底损耗．提出并实验证明了该结构形成的高阻区厚度不是垂直pn结耗尽层的厚度,而是最低层的pn结的深度．首次通过接地的p＋扩散层屏蔽电感到衬底电场,水平和垂直pn结耗尽层厚度随着pn结反向偏压升高改变衬底有效的高阻区厚度,电感品质因数跟随高阻区厚度升降,有效地证明了pn结衬底隔离可以降低电感的衬底电流造成的损耗．     

放射状双pn结抑制片上电感衬底损耗

使用标准CMOS工艺,在放射状的n阱上面扩散p+,使垂直和水平方向形成双pn结,将此结放在电感的底部用来抑制衬底损耗.提出并实验证明了该结构形成的高阻区厚度不是垂直pn结耗尽层的厚度,而是最低层的pn结的深度.首次通过接地的p+扩散层屏蔽电感到衬底电场,水平和垂直pn结耗尽层厚度随着pn结反向偏压升高改变衬底有效的高阻区厚度,电感品质因数跟随高阻区厚度升降,有效地证明了pn结衬底隔离可以降低电感的衬底电流造成的损耗.     

片上螺旋电感宽频带等效电路模型的建立

介绍了一种简单而有效的对片上螺旋电感建立集总等效电路模型的方法,并提出了用电容和电感补偿等效代替的思想,实现了9个参数的宽频带电路。通过仿真ADS中空气桥横跨式结构和电介质隔离地下通道式结构,该等效模型在26~40GHz带宽内获得了S参数、有效电感值和Q值比较好的拟合效果,为片上螺旋电感的提参建模提供了快速、可行的方案。     

金属线宽与间距渐变的片上螺旋电感设计规则研究

在分析片上螺旋电感的磁场分布及射频损耗机制的基础上,研究了电感的金属线宽及线圈间距的变化对电感性能的影响,在大量数值分析基础上提出了金属线宽与间距之和不变,而金属线宽与间距之比从外圈到内圈逐渐减小的渐变型片上螺旋电感,并得到了实验验证,多组样品的测试结果与数值分析结果相吻合,以2.4 GHz频段处为例,在高阻硅衬底上制备的5 nH渐变结构电感的品质因子Q为11,比具有相同外径和电感值的固定金属线宽及间距的传统电感高19.6%.     

片上螺旋电感集总模型中衬底因子的分析与拟合

石英、高阻SOI、高阻硅等衬底上实现的电感具有比低电阻率衬底的电感更优的高频性能,因而研究基于不同衬底的电感性能,并在高频模型中进行精确的衬底因子表征就显得十分重要.综合考虑高频下的趋肤效应和邻近效应及衬底电磁损耗对电感性能的影响,实现了片上螺旋电感的集总元件模型,并通过与SOI、石英衬底的电感仿真参数及高阻硅衬底的电感测试参数进行了模型验证,结果表明,该模型拟合的S参数及Q值曲线能与仿真及测试结果吻合,同时模型中衬底因子的提取值与衬底性质相符合,因而该模型适用于片上电感的模拟与设计.     

面向片上系统的高性能SDRAM控制器设计

在分析了SDRAM存取原理之后,提出并设计了一种面向片上系统的高性能SDRAM控制器。该控制器采用数据写缓存方式降低了数据在存取内存时的等待时间;并引入了两组双通道预取指令缓冲器,每组双通道都用以减少取指令时的等待时间,采用两组的结构是为了增加指令预取的命中率;同时还使用了四路组关联的片上堆栈存储器来降低SDRAM的页失效频率,从而降低了因页失效而需要等待的时钟周期。实验证明,与传统的控制器相比,SDRAM的存取等待时间降低了63%,页失效频率降低了64%,总的指令执行平均时间为原来的40.5%。     

多电流路径抑制片上电感电流拥挤效应

从电磁理论出发解释了片上电感电流分配的原因,得出小横界面积金属的趋肤效应弱,大的金属线宽和相邻金属间距比的偶耦合临近效应小的结论.采用4层金属的0.35μm标准CMOS工艺制造片上电感,将差分电感的单电流路径,分成多电流路径并联,在保持了电感的电学对称性的前提下,抑制了电感的电流拥挤效应,电感的最大品质因数提高了40%,同时降低了其自谐振频率.     

多电流路径抑制片上电感电流拥挤效应

从电磁理论出发解释了片上电感电流分配的原因,得出小横界面积金属的趋肤效应弱,大的金属线宽和相邻金属间距比的偶耦合临近效应小的结论.采用4层金属的0.35μm标准CMOS工艺制造片上电感,将差分电感的单电流路径,分成多电流路径并联,在保持了电感的电学对称性的前提下,抑制了电感的电流拥挤效应,电感的最大品质因数提高了40%,同时降低了其自谐振频率.     

面向可重用SoC设计的片上总线

引言随着深亚微米技术的发展和应用,工艺上已经允许设计包含几亿个晶体管的芯片。运用这种工艺,完全可以实现在一块芯片内集成一个系统,即所谓的SoC,这样必然使芯片的设计方法也随之发生变化。复杂芯片的设计中最常用的方法是可重用设计。目前,设计人员面临的挑战已经不再是是否有必要采用可重用设计方法,而是如何使用可重用设计方法,从而使它在设计过程中发挥更高的效率。可重用设计的总线标准如何在实际设计时更有效地对各种IP核进行互联是可重用设计方法关注的一个重要问题。如果在设计中采用自定义总线,可能会得到比较优化的性能,但是…     

面向空间应用的片上系统集成技术研究

文章采用一种新颖方法对商用IP进行可靠性提升、完善，同时进行容错结构设计,建立了拥有自主知识产权的专用加固型标准单元库，构建了面向空间应用的SoC设计方法与流程，形成了面向空间电子系统的系统集成设计平台，用该技术实现了面向卫星等空间应用的32位嵌入式RISC处理器SoC芯片，获得了一次投片成功。     

可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法

建立了标准CMOS工艺电感在片测试寄生参量模型.实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比.进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案.使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性.     

可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法

建立了标准CMOS工艺电感在片测试寄生参量模型．实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比．进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案．使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性．     

精确高效的渐变结构片上螺旋电感的电感值分析技术

与传统的金属线宽和间距固定不变的无源片上螺旋电感相比,线宽和间距由外圈到内圈渐变的新型结构电感能有效提高电感品质因子.这种新结构电感的出现使得Jenei等人提出的闭合电感公式已不再适用于其电感值的计算,而改进的wheeler公式计算误差又较大.针对这种情况,文中提出了一种以圈为单位分圈迭代求自感,用整体平均法计算互感的平面螺旋电感的电感值计算方法.该算法分析值与HFSS仿真值相比,误差小于3%,与样品测量值相比,误差小于4%.因此该算法具有计算速度快、精度高的特点,能用于渐变结构片上螺旋电感的高效设计,并可缩短设计周期.     

射频CMOS工艺中片上螺旋变压器的新型等效电路模型

本文提出一种新型的紧凑模型来模拟片上螺旋变压器的性能。传统的变压器模型一般都是两个螺旋电感模型的组合,即两个相互耦合的pi型或双pi型子电路的组合。本文所提出的新模型则采用T拓扑结构的形式,虽然它只包含12个集总元件,但是能够精确模拟整个变压器结构的特性。该新型模型具有较强的物理意义,同时文中给出了该模型的具体推导过程。另一方面,本文提出一种简单的参数提取步骤,利用这个提取步骤可以十分容易地提取出新型模型中的所有模型参数,并且不需要计算机的优化拟合。在这个提取步骤中,一个新方法被提出用来提取阶梯电路的参数,而阶梯电路被广泛用于模拟各种无源器件中的趋肤效应。为了检验该新模型的有效性和准确性,本文比较了模型仿真和实际测试在自感、品质因数、耦合系数和插入损耗等方面的特性,在自谐振频率以内的很宽频率范围内,两者均吻合得很好。