倒装焊器件封装结构设计

倒装焊是今后高集成度半导体的主要发展方向之一。倒装焊器件封装结构主要由外壳、芯片、引脚(焊球、焊柱、针)、盖板(气密性封装)或散热片(非气密性封装)等组成。文章分别介绍外壳材料、倒装焊区、频率、气密性、功率等方面对倒装焊封装结构的影响。低温共烧陶瓷(LTCC)适合于高频、大面积的倒装焊芯片。大功率倒装焊散热结构主要跟功率、导热界面材料、散热材料及气密性等有关系。倒装焊器件气密性封装主要有平行缝焊或低温合金熔封工艺。     

喷射下填充--一种新的下填充技术

<正> 1 引言 下填充,就是在倒装焊接装片的芯片下面,或在焊球(或焊柱)组装安装器件的管壳下面填充粘接剂,用以把芯片与封装外壳基板、或封装外壳基板与组装的印制板粘接起来,从而使它们之间由于热膨胀失配产生的集中在芯片与封装外壳、或封装外壳基片与组装印制板间焊料连接点的热应     

AuSn合金在电子封装中的应用及研究进展

AuSn合金焊料因其具有优良的抗腐蚀、抗疲劳特性和高强度、高可靠性等优点而在气密性封装、射频和微波封装、发光二极管(LED)、倒装芯片(Flip-chip)、激光二极管(LD)、芯片尺寸封装(CSP)等方面得到广泛的应用。从电子封装无铅化和合金焊料的可靠性等方面,对AuSn合金焊料的物相结构和材料性能进行了讨论,并对AuSn合金焊料在电子封装中的应用及其研究进展进行了总结和展望。     

封装腔体内自由粒子的控制

本文对陶封电路封装腔体内的自由粒子进行了研究分析,阐述了自由粒子的来源、对粒子数量的控制方法和途径并做了PIND 试验。     

高压大功率芯片封装的散热研究与优化设计

针对单片高压功率集成电路芯片,利用Flo THERM软件,建立三维结构的封装模型,并对各模型进行了仿真。研究了在不同基片材料、不同粘结层材料、不同封装外壳条件下封装模型的温度变化情况,分析得出一个最优的封装方案。结果表明,当基片材料采用BeO陶瓷、粘结层采用AuSn20合金焊料、封装外壳采用金属Cu时,该封装模型的温度最低、散热效率最高。     

最新微电子器件封装技术研究

介绍了微电子封装中丝焊、倒装焊和无铅焊料技术的最新进展。分析了用于先进和复杂应用场合的堆叠芯片丝焊、低k超细间距器件丝焊以及铜丝焊技术。     

C4NP-无铅倒装晶片焊凸形成生产工艺与可靠性数据

受控倒塌芯片连接新工艺是一种由IBM公司开发、由Suss Micro Tec公司推向商品化的新型焊凸形成技术。受控倒塌芯片连接新工艺采用各种无铅焊料合金致力于解决现有的凸台。形成技术限定,使低成本小节距焊凸形成成为可能。受控倒塌芯片连接新工艺是一种焊球转移技术,熔焊料被注入预先制成并可重复使用的玻璃模板(模具)。这种注满焊料的模具在焊料转入圆片之前先经过检查以确保高成品率。注满焊料的模具与圆片达到精确的接近后以与液态熔剂复杂性无关的简单工序转移在整个300mm(或300mm以下)圆片上。受控倒塌芯片连接新工艺技术能够在焊膏印刷中实现小节距凸台形成的同时提供相同合金选择的适应性。这种简单的受控倒塌芯片连接新工艺使低成本、高成品率以及快速封装周期的解决方法对于细节距FCiP以及WLCSP凸台形成均能适用。     

一种半导体探测器气密性封装结构和工艺优化

结构和工艺设计优化已经成为封装必不可少的步骤。随着探测器封装尺寸越来越小以及可靠性要求的不断提高,气密性封装结构向表面贴装、超薄型、芯片与封装体面积比更高的方向转变,封装结构和封装工艺的设计成为可靠性、成品率和成本的关键。骑跨式贴片半导体辐射探测器陶瓷封装中,存在芯片粘接衬底、密封环、引脚与HTCC陶瓷件钎焊处有Ag72Cu28焊料堆积、爬行的现象,以及芯片的Au80Sn20焊接层存在空洞大而又无法通过X射线照相或芯片粘接的超声检测来筛选剔除不合格的问题,分析原因并通过优化封装结构、改进封装工艺等解决封装的质量和可靠性。实际生产结果表明,结构优化、工艺改进有效地简化了外壳结构,减少了制造工序步骤,并提高了芯片烧结质量和成品率,降低了封装成本。     

一种采用AuSn合金焊料封盖的陶瓷外壳平行缝焊工艺研究

本文介绍了一种基于平行缝焊工艺采用AuSn合金焊料对陶瓷外壳进行封盖的工艺方法,通过对平行缝焊工艺的研究,解决了该类外壳的气密性与外观质量要求,找到了一种有效解决陶瓷外壳封盖的新方法。     

混合集成电路内部多余物的控制研究

分析了混合集成电路的内部多余物引入的途径,重点分析和阐述了金属空腔管壳在储能焊封装过程中金属飞溅物形成的原因.通过封装设备和工艺参数的控制以及管座和管帽设计的优化改进,有效控制了金属飞溅物进入封装腔体内部,提高了混合集成电路颗粒碰撞噪声检测(PIND)合格率以及产品的可靠性.     

军用标准PIND试验方法发展与对比分析

封装腔体内部的可动粒子会引起半导体器件和电路的短路或间歇性功能失效,从而对其使用可靠性产生影响。粒子碰撞噪声检测(PIND)试验可有效剔除腔体内部含有可动粒子的器件,从而被纳入多项标准中作为一项无损筛选试验并得到广泛的应用。给出了腔体内部可动粒子的危害,详细研究了美国和中国军用标准PIND试验方法的发展历程及现状,对比了3种PIND试验标准不同版本试验参数的变化,分析了标准参数变化产生的影响,给出了筛选批接收的试验流程,对试验人员具有一定指导作用,提高了PIND筛选试验的准确性。     

陶瓷封装中PIND典型问题分析与处理

结合碰撞噪声检测试验及生产实际,通过列举法,从多余物定义及检测方法、PIND检测原理、导致PIND不合格的因素、PIND不合格的预防及控制等方面,对陶瓷封装中PIND典型问题进行了分析与探讨。重点研究了封装工艺中可能引入的多余物,并给出封装设计、工艺及PIND测试等关键环节的预防及控制措施,对陶瓷封装PIND问题分析与处理有一定借鉴意义。     

共晶烧结贴片氮气保护改进研究

军用陶瓷或金属封装中的共晶烧结芯片贴装工序存在的主要问题是,Sn基焊料极易氧化形成Sn₂O、SnO₂等氧化物,在共晶过程中不断堆积在焊料表面,形成焊料表面悬浮颗粒,造成PIND失效。文章基于氧化膜破裂理论,通过对当前使用的共晶烧结氮气保护的结构进行改进,采用小型半密闭腔体的方式实现了局部高纯度氮气保护环境。在共晶烧结贴片过程中,氧化膜破裂融入焊料体内,同时因氧化膜破裂而流出的熔融焊料在良好的氮气保护环境下形成新的光亮圆润的焊料表面,有效减少了焊料表面悬浮氧化物颗粒。统计数据表明,该改进研究有效降低了PIND失效率和成品筛选电路的成本损失;该改进实现了共晶烧结贴片焊料表面极少产生悬浮氧化物颗粒,极大地降低了可动颗粒导致的电路短路、断路等误动作的危害性和可靠性风险。     

基于有限元的晶体振荡器PIND振动仿真分析

PIND试验可有效检查气密封装元器件内部是否存在可动多余物,但对晶体振荡器进行PIND试验时,由于其内部工艺结构的特殊性,容易造成误判。为研究其内部特殊结构对PIND试验结果的影响,在此利用ANSYS有限元分析软件的LS-DYNA模块,通过建立晶体振荡器的有限元模型,仿真其PIND试验的振动过程。从应力角度分析晶体振荡器内部物理结构：弹簧与自由颗粒的振动对腔体内壁的影响,对比得出晶体振荡器的PIND可适性参考结论。     

表面镀层对封帽质量的影响

气密封装工艺技术是混合电路制造的关键技术。在可靠性要求较高的场合,对混合电路产品提出了水汽含量、漏气率和粒子碰撞噪声检测(PIND)合格率的指标要求。封装内部的多余物对电子器件的可靠性带来严重影响。主要从盒体的表面镀层方面进行讨论,分析了不同的金属化结构和不同的镀层厚度对气密封装的影响。实验表明,当封装使用的压力较大时,化学镀镍外壳的镀层容易出现裂纹,造成外壳锈蚀。外壳使用化学镀镍、电镀金结构时,其PIND不合格率较高。当镀层厚度超标时,不仅PIND不合格率较高,也会出现漏气问题。     

空封光电耦合器内部多余物颗粒PIND检出概率研究

空封光电耦合器内部残留的多余物颗粒对其可靠性有严重影响,粒子碰撞噪声检测(PIND)是多余物颗粒检测的主要手段,但是存在一定的漏检。基于PIND试验中的电压采样数据建立了检出概率的模型,并利用该模型研究了同等质量下典型颗粒的分布区域、试验频率与检出概率的关系,结果表明陶瓷颗粒和导电胶颗粒分别受到碰撞对象硬度和颗粒粘附性的较大影响,使其在不同区域的检出概率具有明显差异,其中导电胶颗粒的检出概率因颗粒弹性弱而整体偏小,但在试验频率上升后有明显改善,而短金丝因粘附性弱、弹性强,检出概率大且稳定。据此提出了对典型多余物颗粒的控制与检测方法,采用该方法能够有效地提高光电耦合器的可靠性。所用模型和研究方法可推广至其他空封元器件的类似研究中。     

PIND试验的特殊属性和适用范围研究

研究了PIND试验的特殊属性——试验结果的不确定性,PIND试验的目的是检测极小颗粒的多余物,设备必须具备很高的灵敏度,因而也就极易受到外界的干扰产生误判,由此分析认为该试验适用于筛选,并具有不可替代的作用,但不适用于质量一致性检验。     

军用厚膜混合集成电路PIND试验不合格原因分析及控制方法

在生产中解决厚膜混合集成电路颗粒碰撞噪声检测(PIND)试验的控制办法,结合PIND试验的原理,阐述了在高频下任何有可动信号的腔体都有可能造成PIND试验不合格,并给出了这种可以掩盖随机不合格信号的固定信号的不合格图像.对国内军用厚膜生产的同行在该工艺的控制上有很好的借鉴和引导作用.     

混合集成电路PIND试验特征波形研究及控制方法

介绍了混合集成电路PIND检测原理和试验不合格的原因及其控制办法;重点分析了具有固定波及满屏波特征的PIND失效来源;从试验方法、器件结构、工艺控制等三方面进行改进,取得了明显效果。     

模拟专用集成电路的封装技术

本文介绍了在模拟专用集成电路封装设计中的封装可靠性、技术可行性及其电性能和热性能等,概述了ASIC的主要封装形式:无引线陶瓷芯片载体、阵列式封装、多层封装和大腔体封装以及采用的主要封装技术。最后,简要介绍了我所模拟专用集成电路封装方面的工作。