基于布朗运动的分段式电流舵DAC成品率研究

根据随机过程布朗运动理论,基于分段式电流舵D/A转换器的积分非线性概率密度,建立了积分非线性误差(INL)和D/A转换器分段比的数学模型,获得电流源失配对芯片成品率影响的近似公式,并通过蒙特卡罗方法进行了仿真验证.结果表明,低位采用温度计码编码的D/A转换器成品率较低,而低位采用二进制码编码的D/A转换器成品率较高.当转换位数N＜12时,二进制数码越大(＞[N/2]),成品率越大;N≥12时,二进制加权码位数不宜过大.     

高速CMOS闪烁型模数转换器中的误差源研究

对高速CMOS闪烁型模数转换器中的六种误差源进行了研究.每个误差源会潜在的限制模数转换器的线性度和信噪比.这些误差源包括基准电压的非理想因素、前置放大器引入的输入有关的时间延迟、比较器的回程噪声、时钟抖动与分布特性、温度计码中的火花码、比较器的亚稳态.在每种误差源研究的基础上,给出了相应的电路解决技术,使得吉赫频率范围中等分辨率的CMOS闪烁型ADC成为现实.     

12位10MS／sCMOS流水线A／D转换器的设计

文中介绍了一种六级12位10Msample/s CMOS流水线A/D转换器的设计。该设计方案采用了双差分动态比较器结构,保证了处理模拟信号的精度与速度;采用冗余编码技术,进行数字误差校正,减小了多种误差敏感性,避免了由于余量电压超限而导致的失码,并降低了采样/保持电路和D/A转换电路的设计难度。     

一种超高速10位D/A转换器的设计

设计了一种超高速差分电流舵10位D/A转换器.该D/A转换器电路由8路分时复用器、5-31"温度计"译码器、快速转换电流开关和恒流源阵列等单元组成,采用0.35 μm SiGe BiCMOS标准工艺制造.该10位D/A转换器的数据更新率达到1 GSPS.介绍了电路实现原理和各单元的结构及设计思想,给出了电路仿真结果,并对实际电路进行了测试和分析.结果表明,该10位D/A转换器具有精度高、速度快、通用性强等优点.     

12位1O MS/s CMOS流水线A/D转换器的设计

文中介绍了一种六级12位10Msample/sCMOS流水线A／D转换器的设计。该设计方案采用了双差分动态比较器结构,保证了处理模拟信号的精度与速度;采用冗余编码技术,进行数字误差校正,减小了多种误差敏感性,避免了由于余量电压超限而导致的失码,并降低了采样／保持电路和D/A转换电路的设计难度。     

Wuxi Branch of Southeast University, Wuxi Jiangsu 214028, China; 2.The 58th Institute of China Electronic Technology Company, Wuxi Jiangsu 214035, China

在研究高速D/A转换器的基础上,设计了一种5 V 10 bit高速分段式温度计码D/A转换器.设计的5-1-4温度计译码电路以及对版图布局的优化,使得DAC的DNL和INL最小,该电路的核心由三段式温度计编码控制的47个电流源构成.基于上华0.5μm工艺,采用HSPICE仿真工具对其进行仿真,得到在200 MHz的采样频率下对50 Ω负载满量程输出为45mA,非线性误差为DNL＜0.5LSB,INL＜0.75LSB.     

一种高速高分辨率电流舵D/A转换器的设计

基于0.18μm CMOS工艺,设计了一种电源电压为3.3 V/1.8 V(模拟电路部分电源电压为3.3 V,数字电路部分电源电压为1.8 V)、最大刷新率为200 MSPS、分辨率为14位的高速D/A转换器(DAC).该DAC采用传统的5-4-5温度计码与二进制权重码混合编码的分段电流舵结构.对电路中的关键模块,如运算放大器、带隙基准源,进行了优化设计;给出了整体电路的版图设计.仿真结果显示,采样频率为200 MHz时,DAC的SFDR为87 dB左右.     

基于模拟余差的7位200MS/s分级折叠式A/D转换器

提出一种基于模拟余差的分级折叠式A/D转换器,对其原理和电路结构进行了分析,阐述了提高A/D转换器性能的关键问题.测试结果表明,设计的A/D转换器转换速率为200 MS/s;在输入信号为6.0 MHz时,信噪谐波比(SINAD)为45.1 dB,有效位数(ENOB)为7.2位.给出了A/D转换器电路的具体结构,以及测试波形和动态性能参数测试结果.     

一种高分辨率自校准单积分型A/D转换器

提出一种具有自校准功能的单积分型高精度A/D转换器.分析了电路原理和电路结构,阐述了如何通过自校准功能提高积分型A/D转换器的性能;给出了A/D转换器结构和测试波形.测试结果表明,设计的A/D转换器采样率为3.3 kSPS,分辨率为14位,相对精度可达0.01%.     

一种消除电路"记忆效应"的数字域校正算法

基于"运放共享"电路工作原理,研究了流水线A/D转换器的MDAC模块因采用"运放共享"结构引入的"记忆效应";搭建实际电路,测试出"记忆效应"因子;采用Matlab,仿真了此效应对12位100 MHz流水线A/D转换器各项指标的影响.提出了一种基于FIR数字滤波器的校正算法,在数字域校正模拟电路中由于电容的非理想因素导致的误差.输入为1 MHz正弦波信号时,仿真结果表明,经过数字后台校正后,SFDR为91 dB,SNR为71 dB,流水线A/D转换器系统的指标有了大幅度的提升.     

Power-efficient metastability error reduction in CMOS flash A/Dconverters

A power and area efficient technique to reduce metastability errors in high-speed flash A/D converters is described. Pipelining to reduce error rates in an n-bit flash converter is accomplished with a bit pipeline scheme requiring n latches per pipeline stage instead of 2 ⁿ-1. A 7-b, 80 MHz prototype converter is implemented in 1.2-μm CMOS with measured metastability error rates of less than 10 ^-12 errors/cycle. The measured power is 307.2 mW with an 80-MHz sampling frequency. Without metastability error reduction circuitry, the estimated metastability error rate for the converter is 10^-4 errors/cycle. Achieving an equivalent error rate with two pipeline stages of 2ⁿ-1 latches would require 3.48 times the power for the metastability error reduction circuitry. This corresponds to a reduction in total power by a factor of 1.24 compared with the comparator pipelined converter for Nyquist frequency inputs     

一种用于高可靠性同步器电路的D 触发器设计

随着VLSI设计的发展，设计师时常需要面临不同时钟域之间信号传输和异步复位／置位等情况，在这类情况下，电路就有可能出现亚稳态。以及处理亚稳态的一种解决方案，D触发器在亚稳态下的特性。提出了一种减少亚稳态出现可能性的D触发器单元的设计方案，并使用H－SPICE进行了仿真。     

Influence of Metastability Errors on SNR in Successive-Approximation A/D Converters

We present a theory for metastability error power in SuccessiveApproximation A/D converters. The traditional measure, BER, does not accountfor the error influence on signal quality, only the error rate. The metastability error is instead compared with noise, and aSignal-to-Metastability-error-Ratio, SMR, is suggested as a new measure. Suppressing SMR below SNR imposes a gain requirement on the comparator.     

Non-Volatile Memories for Removable Media

NAND Flash memory has become the preferred nonvolatile choice for portable consumer electronic devices. Features such as high density, low cost, and fast write times make NAND perfectly suited for media applications where large files of sequential data need to be loaded into the memory quickly and repeatedly. When compared to a hard disk drive, a limitation of the Flash memory is the finite number of erase/write cycles: most of commercially available NAND products are guaranteed to withstand 10$^{5}$ programming cycles at most. As a consequence, special care (remapping, bad block management algorithms, etc.) has to be taken when hard-drive based, read/write intensive applications, such as operating systems, are migrated to Flash-memory based devices. One of the basic requirements of the consumer market for data storage is the portability of stored data from one device to the other. Flash cards are the actual solution. A Flash card is a nonvolatile “system in package” in which a NAND Flash memory is embedded with a dedicated controller. This paper presents the basic features of the NAND Flash memory and the basic architecture of Flash cards. We provide an outlook on opportunities and challenges of future Flash systems.      

单片机实现的数码录放机

采用单片机作为主控核心，利用TP3057芯片实现语音的编／解码，D6571芯处实现模／数转换和压缩以及数／模转换，采用Flash ROM存储技术，实现了语音的存储与回放功能。介绍了语音存储与回放系统的原理，硬件结构和程序设计。     

基于STC单片机学习平台的硬件电路设计

提出了一种基于STC12C5410AD单片机学习平台的硬件电路设计,实现了在线可编程和液晶屏显示;利用芯片自带的AD和PwM功能,实现了模／数和数／模转换;加入了日益流行的FLASH存储芯片和一些主流串行接口标准的芯片。     

10 Gsample/s optoelectronic A/D converter

A 5 bit, 10 Gsample/s flash A/D converter (ADC) is fabricated for 10 Gbit/s optical receivers. To achieve a 10 Gsample/s rate with wide signal bandwidth, the design focuses on reducing aperture uncertainty, clock skew, and metastability error. The ADC achieves 4.1 effective bits at low input frequencies and 2.8 effective bits at 4.9 GHz input signal at 10 Gsample/s.     

防眩显示屏闪耀点的研究进展

闪耀点(Sparkle)是影响防眩屏幕显示效果的重要因素之一,为满足人们对显示屏分辨率日益提高的要求,闪耀点越来越受到关注。但目前对闪耀点的确切定义,产生原因,表征手段及评价指标等尚无统一的认识和标准。本文从闪耀点现象入手,介绍了目前闪耀点主要的研究表征方法,例如Gollier和Becker各自提出了表征闪耀点的评价测试体系并给出了一系列相关参数;Evans等人在Gollier和Becker工作的基础上进行了一系列心理物理学实验来评价闪耀点现象的实际效果等等。本文就闪耀点的研究现状进行了详尽的综述,为后续屏幕闪耀点研究,建立统一的评价方法与标准提供了宝贵的参考资料。     

大口径多维调整反射镜架的设计及精度分析

设计了一种能够满足大光斑激光传输的大口径的激光反射镜架,给出满足多维调整使用要求的设计方案,分析了调整架的理论精度、实际精度,分析了误差产生的原因,并根据使用要求对调整架进行了精度设计,进行符合实际的精度分配,使设计满足使用和加工的要求。     

Miller and noise effects in a synchronizing flip-flop

The effects of Miller coupling and thermal noise on a synchronizing flip-flop are described. Data on the metastability characteristics of the flip-flop are gathered and analyzed. True metastability is distinguished from the deterministic region. A worst case mean-time-between-failure bound is established. A simple and accurate test method is presented. A simple jamb latch was used with driving circuits of two different strengths to determine the role of input strength on T_m and τ. The flip-flop was fabricated on a 0.25-μm CMOS process