基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。     

数字正交变换的FPGA实现

本文采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了对输入数据的数字正交变换,并用QuartusⅡ和Mat鄄lab软件对设计进行了联合仿真,最后将设计下载到FPGA开发板上进行了硬件验证。整个设计所用的逻辑资源只占芯片总逻辑单元的1%,所用内部DSP模块只占5%。非常有利于将本设计嵌入到其他FPGA设计代码中,为实现可编程片上系统提供了良好的二路数字正交信号。数字正交变换的FPGA实现@王旭东$南京航空航天大学信息科学与技术学院!南京210016 @刘渝$南京航空航天大学信息科学与技术学院!南京2…     

Matlab/simulink在FPGA设计中的应用

文中首先分析了MATLAB/Simulink中DSP Builder模块库在FPGA设计中优点,然后结合FSK信号的产生原理,给出了如何利用DSP Builder模块库建立FSK信号发生器模型,以及对FSK信号发生器模型进行算法级仿真和生成VHDL语言的方法,并在modelsim中对FSK信号发生器进行RTL级仿真,最后介绍了在FPGA芯片中实现FSK信号发生器的设计方法.     

基于FPGA的智能控制器设计及测试方法研究

通过模糊自整定PID控制器的设计,本文提出了-种基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA实现的智能控制器设计及测试新方法.首先,通过MATLAB仿真,得出智能控制器的结构和参数.然后,基于VHDL进行智能控制器的数字化实现及其开环测试.在此基础上,通过分析一般智能控制器的测试特点,采用DSP Builder构建闭环测试系统,Modelsim运行DSP Builder生成文件来验证QuartusⅡ中所做VHDL设计的测试方法.实验表明,该测试方法能有效模拟控制器的激励输入信号,适用于需闭环测试检验控制品质的智能控制器设计.     

基于FPGA三相正弦信号发生器的设计

波形平滑、频率稳定的正弦信号是仿真研究的重要前提。为了能够方便地产生此信号,文章提出了一种基于DDS技术的正弦信号发生器的设计方法。该方法利用FPGA芯片及D/A转换器,采用直接数字频率合成(DDS)技术,设计并实现了相位、频率可控的相位相差120°的三相正弦信号发生器。同时把在Matlab环境中用DSP Builder画的原理图转化为VHDL语言,然后通过信号分析在QuartusⅡ中模拟仿真,最终下载到FPGA试验箱,这样,接上示波器即可观察到三相正弦信号。文章给出了基于FPGA的三相正弦信号波形的设计方法,并经软件仿真测试验证及硬件测试,结果表明,该系统具有较高的精度和稳定性。     

一种基于DSP＋MCU＋FPGA的APF控制系统设计

针对单片DSP实现有源电力滤波器的控制系统会延长控制周期,影响系统性能,本文设计了一种旗于DSP＋MCU＋FPGA的有源电力滤波器数字控制系统。MCU和FPGA分担了DSP的部分工作,使DSP最大限度的用于系统控制算法实现,提高了运算速度,满足有源电力滤波器控制系统的设计要求。仿真验征了基于DSP＋MCU＋FPGA的有源电力滤波器数字控制系统设计的可和性。     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

基于DSP Builder的FIR滤波器设计与实现

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了32阶低通FIR滤波器,对该滤波器的性能进行了仿真,并将设计下载到FPGA中进行了硬件测试,测试结果表明:采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器的性能稳定可靠,达到了预期目标.     

全数字锁相环实现的自适应低通滤波电路

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。     

采用HDPLD实现高速IIR数字滤波器

以IIR数字滤波器的基本理论为依据,利用查找表结构确定了IIR高速数字滤波器的硬件实现方案,按照层次化、模块化的设计思路,使用VHDL硬件描述语言,采用高密度可编程逻辑器件进行了高速IIR滤波器的这一应用技术问题的硬件设计并进行了仿真。     

基于FPGA的时变带宽数字滤波器的研究和设计

介绍了一种采用切比雪夫逼近算法估计滤波器的系统传输函数、按照频率乘积法基于FPGA实现窄带FIR数字滤波器的方法。通过分析设计指标中对纹波和阻带衰减的要求,确定了以切比雪夫逼近算法作为理论基础,采用MATLAB数学工具实现该算法;采用VHDL硬件描述语言描述了频率乘积法的RTL级实现结构,并通过了硬件电路测试满足了设计的要求。通过本论文论证了切比雪夫逼近法在FIR滤波器基于FPGA设计可行性。     

基于FPGA的可调信号源检测装置的设计

本文针对涡流检测装置中所需的高精度可调信号源,提出了一种新的设计方法,即利用Attera公司FPGA芯片,用编程开发片内DDS模块产生数字可调正交信号,再经D／A转换和低通滤波成为可靠信号源。重点研究了系统设计原理、硬件构成和QuartusⅡ开发环境下使用VHDL实现片内累加器、波形表以及相位控制模块开发的具体方法。系统实际测试效果达到了较高的精度和稳定度,并具有双路频率连续可调、高宽带等特点,完全满足涡流检测系统的要求。此设计方法将DDS技术与FPGA相结合,可靠性、适应性较高,并较之使用成品DDS芯片显著降低成本,具有一定的推广价值和市场应用前景。     

FIR数字滤波器的FPGA实现

介绍了FIR数字滤波器FPGA的实现方法,阐述了FIR滤波器的线性相位特点和结构原理,并依据这些原理,对FIR卷积运算算法的VHDL的实现进行了探讨。     

基于FPGA的FIR数字滤波器的实现

减少系统资源占用．提高运算速度与运算精度一直是FIR数字滤波器的研究中的主要课题。采用VHDL语言在FPGA上实现一种FIR．数学滤波器。该滤波器采用CSD—RAG编码．利用公共因子来构建加法树。相对于传统的乘累加结构与DA查表法,能大量地降低系统资源占用．同时采用整数量化抽头系数,提高数据处理的精度。     

罗兰C前端数字带通滤波器设计与实现

分析了罗兰C信号的特征,并根据信号特征决定选用FIR滤波器,利用MATLAB工具设计了满足滤波要求的高阶数字带通滤波器。详细研究了分布式算法的原理和分布式算法在FPGA上实现FIR数字滤波器的方法。最终采用改进的分布式算法在FPGA上实现了127阶FIR数字带通滤波器。利用实际采集的信号进行仿真和现场测试,结果均显示由该方法设计的滤波器性能良好,方法简单易行,相对于传统的乘累加结构不仅能节省硬件资源,而且可以改善数据处理速度,具有一定的推广价值。     

基于SYSGEN的AS型FIR滤波器设计

本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度,然后综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4阶到32阶的FIR滤波器,实验结果验证了方法的有效性。     

基于FPGA的SAR预处理器中FIR滤波器的实现

针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。     

有功电能计量IP核的设计

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。