利用基本RS触发器实现双CPU系统共享硬件资源

阐述了巧妙地利用基本RS触发器输入信号由违反约束条件变化成符合约束条件的瞬间，触发器的两个输出立即会变化成稳定的互斥状态的特点，可开发出多个输入信号竞争时只有一个有效状态输出的逻辑电路；并以双CPU系统共享随机存储器原理为例，介绍利用基本RS触发器解决双方访问硬件时的冲突问题，对其中的核心硬件电路工作原理进行了剖析。     

一种双节点翻转加固的RS触发器

随着IC集成度的不断提高,电路中单粒子引起的多节点翻转现象愈加频繁。为了解决该问题,提出了一种可对两个电压节点翻转完全免疫的RS触发器电路。基于双互锁存储单元结构,设计了一个冗余度为4的前置RS触发器。将不相邻的两个输出节点连接到一个改进型C单元电路中,屏蔽了错误电压,最终输出电压不受单粒子翻转的影响。该RS触发器采用0.25 μm 2P4M 商用标准CMOS工艺实现。对RS触发器中任意两个电路节点同时分别注入两个单粒子事件,进行了抗单粒子翻转的可靠性验证。Spectre仿真结果表明,该RS触发器能完全对两个单粒子事件免疫。与已发表的辐射加固触发器相比,该触发器采用的晶体管个数减少了20.8%,功耗降低了21.3%。     

基于CPLD/FPGA的多触发器逻辑功能模拟研究

利用FPGA／CPLD芯片高集成度、多I／O口特点，提供两种方法，通过设计输入、编译、仿真与硬件下载验证等过程，实现将基本RS、同步RS、D、JK触发器同时集成在一块FPGA／CPLD芯片中并模拟其逻辑功能。     

基于FPGA的按键消抖电路设计方法的研究

采用了VHDL语言编程的设计方法,通过FPGA来实现按键消抖的硬件电路。论述了基于计数器、RS触发器和状态机3种方法来实现按键消抖电路,并给出仿真结果。通过下载到CycloneEP1C6T144芯片中进行验证,表明这3种方法设计的消抖电路都能够实现电路功能,其中有限状态机的方法更能确保每一次按键操作后准确输出按键确认信号,且性能稳定。     

基于概率模型的QCA触发器可靠性研究

通过将时序逻辑电路中的反馈回路打开,在原有电路结构的基础上增加一路输入,采用概率转移矩阵方法建立了基于QCA的RS触发器、D触发器、JK触发器的可靠性模型,深入研究了各组成元件对其可靠性影响的差异,从而为其可靠性的提高提供了依据,这对于高缺陷率的QCA电路的可靠性设计具有重要的指导意义。     

RS触发器不确定输出状态的分析

依据与非门的逻辑关系并考虑门的延迟时间,分析了基本RS触发器"不确定输出状态"产生的原因及条件,并在Multisim10仿真软件中用字组产生器产生所需的各类输入信号、用四踪示波器同步显示输入信号及状态输出信号的波形,验证了不确定状态的产生过程。从而全面、定量地描述了基本RS触发器的工作过程,有利于正确使用触发器。     

基于看门狗原理的冗余保护机制

设计了一种基于看门狗原理的双机倒换机制,该机制利用看门狗的动态监测原理,结合RS触发器,组成一套高可靠性的动态双机倒换机制,可用于要求高可靠性的刀片式设备。     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

一种大电流输出的DC/DC转换控制电路结构研究

针对传统的三极管版图具有电流集边效应,本文提出了一种具有独特版图结构的开关管的大电流输出的DC/DC转换控制电路结构,能够大大增强电路的驱动能力。其结构主要包括：比较器,基准电压发生器,占空比可控的振荡器,RS触发器以及大电流输出开关电路。振荡器是由RC电路和比较器组成,为RS触发器提供锯齿波信号,RS触发器另一端信号由比较器提供,通过RS触发器控制大电流输出开关电路,故可添加简单的外围器件搭成升压电路。本设计采用中科渝芯40 V的双极型工艺,实测显示输出管的饱和压降在1.3 V以下时,其最大输出电流可以达到2 A。     

三值触发器设计及其变换

本文研究了基于状态图设计三值触发器的通用方法，对称和非对称三值逻辑均适用，用一个状态图统一地导出主从结构和维持阻塞结构触发器，以及其它等效触发器。本文设计出双及性ｃｐ触发器，改进了ＲＳＲ和ＪＫ触发器。