高速分组密码芯片设计技术

随着电子商务和宽带网的普及,高速密码芯片的应用越来越广泛。介绍了分组密码芯片的设计原理和设计流程,并给出了高速分组密码芯片的设计方法。通过实际密码芯片设计,验证了方法的有效性。     

数字芯片设计的模拟验证

模拟是验证数字芯片设计的传统方法。随着设计规模及其输入数据量指数性增长，模拟时间越来越长。本文详细介绍了测试生成、模拟引擎和结果检查，同时简要介绍了智能模拟和三种模拟加速技术。     

分组密码的随机算法

讨论了分组密码随机算法的优点和实现问题,并描述了随机算法在CAST和SAFER+中的若干实现,分别称为随机盒、随机网络和随机群.它们以计算复杂度的少量增加换取了安全性的明显提高.     

分组密码算法芯片的模块保护设计

为了降低简单能量算法、差分能量分析对分组密码攻击的可能性,针对分组密码芯片能量消耗情况,实施了对密码芯片的模块保护设计。通过对密码芯片中算法的线性部分与非线性部分进行抗能量攻击的模块保护设计,提高了密码芯片抗能量攻击性能。     

一种面向系统芯片的FPGA协同验证方法

利用多片FPGA对SOC系统进行功能验证时，原始的系统分割策略常常导致欠优化的结果，有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上，提出了一种利用关键路径时延信息提高FPGA分割效率的方法。分割结果表明，该方法能显著改善功能验证效率，明显提高逻辑控制块和I／O的利用率。文中同时讨论了该协同验证策略在处理信号完整性与RTL设计脱节时所具有的优势。     

RFIC芯片的测试与设计验证

射频芯片(RFIC)的性能极易受到键合线、外围元件与电路等片外因素的影响,通常一款商用射频芯片的设计需要经过从初始芯片设计、芯片测试验证、修正芯片设计的多轮反复过程。因此射频芯片在设计时就需要对IC电路、键合和片外元件电路进行综合考虑。根据这一特点,结合相关芯片的实践经验,讨论射频芯片测试与验证的一般方法和经验技巧,对RFIC的设计具有实用价值。     

CESI-Verigy集成电路测试验证实验室瞄准中国高端芯片测试

日前，半导体测试公司惠瑞捷（Verigy）与中国电子技术标准化研究所（CESI）在北京联合宣布“CESI—Verigy集成电路测试验证实验室”正式成立，旨在满足北京乃至国内高端芯片测试方面日益增长的需求。     

面向系统芯片的验证策略

随着集成电路的设计规模不断增大，芯片的验证工作变得越来越重要。文章首先回顾了一些常用的验证技术，然后分别讨论了SOC设计中所要进行的模块单独验证、芯片的全功能验证以及系统的软、硬件协同验证。     

密码芯片安全扫描方法

在密码芯片中,为提高可测性引入的基于扫描的可测性设计会导致安全性的下降.文章提出了一种针对一类椭圆曲线密码的硬件实现的攻击方法,进而提出一种简单有效的密码芯片的安全扫描方法,使得在保持高测试覆盖率的同时,并不降低芯片的安全性.该方法通过对芯片工作模式的控制,采用屏蔽扫描使能信号的方式,使得在芯片中存在安全信息的情况下扫描功能失效,解决了由于扫描链的设计所引入的安全信息泄露的问题.     

基于能耗旁路泄露的密码芯片模板攻击算法研究

为解决模板攻击对先验知识要求较为苛刻的问题,基于聚类的半监督式模板攻击方法,研究了能耗泄露曲线特征点的选择,提出了基于皮尔逊相关系数和主成分分析(Principal Component Analysis,PCA)方法对旁路泄露进行特征提取的方法.在聚类过程中,通过少量的有标号的信息来辅助并引导聚类过程对无标号数据的聚类处理,放宽了模板攻击的假设条件.以轻量级分组密码(Light Encryption Device,LED)算法旁路泄露为例,通过实验研究了特征选取等因素对密钥恢复的影响,并分析了能量迹中的数据依赖性.研究结果表明:与常规半监督式模板攻击方法相比,所采用的特征提取方法可以有效降低异常数据和噪声的干扰,提高先验信息的利用率及密钥恢复成功率.     

基于E语言的外部存储器接口的功能验证

在SoC设计中,传统功能验证方法已显示出其缺点,主要问题有：复杂验证场景难以构建;边缘情况难以覆盖。针对这些问题,业界提出了一种新的功能验证方法学——受限随机矢量生成的功能验证,该方法在满足约束条件的前提下,随机产生验证矢量。本文研究了受限随机矢量生成的功能验证在SoC设计中的应用,并以基于E语言和Specman验证平台验证了SoC芯片中的外部存储器接口,给出了具体的验证环境和验证步骤。验证结果表明,复杂验证场景和边缘情况的覆盖率均达到了100％。极大地提高了验证的效率和质量。     

基于事务的功能验证方法

功能验证是百万门级IC设计中的一个重要瓶颈。基于事务的验证方法把验证工作提高到一个更高的抽象层次,减少了验证中对信号级时序细节的考虑,更注重于事务级行为的验证,并可提高验证代码编写的重用性,有利于提高验证的工作效率。介绍这种功能验证方法及其测试平台的建立。     

八通道多协议串行通信控制器的功能验证

超大规模集成电路芯片的验证是一项复杂的任务,占据了整个芯片设计工作量的70%.实现了一款八通道多协议串行通信控制器芯片的功能验证,介绍了基于总线功能模型验证平台的建立方法,并根据此芯片的设计特点,研究了该芯片的验证策略,设计了验证平台,同时完成了芯片的后仿真和样片测试.实践证明,该验证策略具有较高的功能覆盖率,验证平台具有较好的复用性,对同类具有复杂通信协议电路的功能验证有一定的参考价值.     

一种基于事务的IP功能验证环境

介绍了对事务级验证方法提出了一种基于事务的IP功能验证环境，加入断言技术，并应用于实际项目。实验结果表明，该验证平台具有较高的自动化程度和较快的错误定位机制，可以极大地提高验证效率。     

一种借助时序检测系统进行时序验证的方法

论文介绍了在集成电路时序验证阶段如何借助时序检测系统对集成电路端口信号的建立时间和保持时间进行检测。     

基于断言的WISHBONE到AHB转换桥验证

随着集成电路设计复杂程度的不断提高.功能验证越来越受到重视.一种新兴的验证方法,基于断言的验证,得到越来越广泛的应用.介绍了基于断言的验证方法.及其在WISHBONE到AHB转换接口验证中的应用,总结了断言验证在功能验证中的优势和特点.     

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作.针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台.该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等.验证平台通过代码覆盖率的分析来改善验证的完备性.该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值.     

ASIC综合后的静态验证方法的研究

介绍了基于深亚微米CMOS工艺ASIC电路设计流程中的静态验证方法。将这种验证方法与以往的劝态验证方法进行了比较，结果表明，前者比后者更加高效和准确。由此可以说明，静态验证完全可以取代劝态验证，并且静态验证比动态验证更加适合超大规模集成电路的发展趋势。