NAND Flash坏块管理研究

在当今数字技术飞速发展的时代,NAND Flash因其非易失性及可擦除性而在数码相机和固态MPEG-4摄像机图像存储及电子硬盘应用方面需求越来越大,也已广泛应用于诸如Appie iPod Nano和SanDisk Sansa等最新媒体播放器的音乐和视频存储.我们主要研究了NANDFlash中坏块出现的原因,对坏块进行了分类,并且提出了相应的管理方案.     

NAND Flash的坏块管理设计

主要介绍了基于嵌入式Linux的NAND Flash坏块管理设计和实现方案,详细阐述了坏块映射表的建立、维护及其相关算法,同时分析了此坏块算法在Linux内核及Bootloader中的具体应用。测试结果表明该算法能够处理NANDFlash的相关坏块问题,具有较高的稳定性。     

长寿命星载NAND Flash自适应坏块管理策略

针对长期在轨运行设备的存储可靠性问题,提出了一种自适应坏块管理策略。首先对星载NAND Flash存储系统建立马尔可夫可靠性模型,其次根据使用情况预估设备产生的坏块数量,并设置数据存储空间的大小;然后根据设备实际在轨坏块数量动态调整数据存储空间,在确保一定时间内有稳定的存储空间的基础上保持较高的空间利用率;最后对自适应坏块管理策略进行了仿真分析。结果表明,在某一写入速率下,该自适应坏块管理策略的空间利用率不低于85%。     

基于FPGA及FLASH的数据采集存储系统设计

提出了一种多路数据采集存储系统的设计方法。介绍了闪存和现场可编程门阵列FPGA的功能特性,并利用外围接口电路及上述芯片设计并实现数据采集存储系统。介绍并口EPP模式控制的读数操作过程。给出了采集存储系统的接口电路,并阐述了它的实现原理。     

一种基于FPGA的高速数据采集系统设计

提出了一种基于FPGA的数据采集系统,并对系统的硬件电路、逻辑电路以及应用软件的设计过程作了详细的介绍。利用FPGA控制单元和USB传输模块,实现数据的高速采集、存储和传输。试验结果表明,该系统可以完成动态环境下实时数据采集、事后数据读取和处理,系统精度高、速度快、界面友好,具有较高的使用价值。     

基于FPGA的三相PWM发生器

介绍了基于FPGA设计＋的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。     

用CPLD和Flash实现FPGA配置

FPGA可以通过串行接口进行配置。本文对传统的配置方法进行了研究,并从更新配置文件的方法入手,提出了利用处理机通过网络更新的方法,给出了一个用CPLD和Flash对FPGA进行配置的应用实例。     

基于NAND Flash的转译层的设计

基于NAND Flash的嵌入式存储系统以其轻巧便携、读写速度快等特点成为当前嵌入式存储系统的主流配置.但由于固有坏块以及在擦、写过程中随机产生的坏块影响了NAND Flash的实际应用,所设计的NAND Flash的驱动转译层具有坏块管理机制并实现上层文件系统的连续读写功能.     

基于FPGA的超高速数据采集与处理系统

针对超高速教据采集难以兼顾信号完整性、信号干扰、PCB布线、数据处理和实时存储的要求,本文提出了一种新颖的高速(如1.5GSPS)数据采集与存储系统的解决方案.该方案采用现场可鳊程门阵列(FPGA)实现数据检测、A/D采集、传输、存储、预处理,并协调系统各部分的工作,选取大容量的磁盘阵列充当存储设备,有效地解决了标准总线(如PCI)数据采集速度瓶颈的问题,利用USB总线可以很方便地与PC机进行数据交换,有利于数据的进一步分析与处理.其中,ATA硬盘主机控制器连用寄存嚣传榆模式4争Ultra DMA模式5来传送数据.实验证明,该系统采用模块化设计,结构灵活、性价比高、扩展性强、具有广泛的实用性.     

基于NiosⅡ的NAND Flash控制器设计

介绍了一种基于NiosⅡ的NAND Flash控制器,对三星公司的K9WAG08U1A型NAND Flash芯片的坏块的查询方法进行了讨论.提出了一种基于FPGA的坏块处理方法,并对硬件系统进行了比较详细的介绍.论文系统采用Altera公司的FPGA（现场可编程门阵列）进行开发,通过USB进行数据的传输,通过NiosⅡ对系统进行整体调度,实现了屏蔽对坏块的操作,实现对Flash的可靠存储.     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

混沌吸引子及FPGA实现

提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。     

基于地址映射的NAND Flash控制器设计

针对嵌入式数据采集系统对NAND Flash进行读写控制时出现的坏块问题和磨损失衡问题,对数据采集系统的工作特点进行分析,借鉴闪存转换层的思想,提出了一种基于地址映射的NAND Flash控制方法,通过建立、维护、查询NAND Flash存储块逻辑地址与物理地址之间的映射关系表,实现NAND Flash的坏块管理和磨损均衡功能,同时介绍了使用地址映射方法的NAND Flash控制器设计过程;仿真测试和实际应用结果表明,基于地址映射方法设计的NAND Flash控制器能够识别、管理出厂坏块和突发坏块,均衡存储块的磨损,提高嵌入式数据采集系统的可靠性;该方法实现过程简单,无需移植文件系统,硬件资源要求低,为嵌入式数据采集系统中NAND Flash的读写控制提供了新的思路。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于FPGA的LTE空间复用预编码的实现

通过分析基于现场可编辑门阵列(FPGA)的长期演进(LTE)物理层中空间复用预编码实现的问题,提出了一种基于码本的预编码实现算法。根据上层告知的属性参数在预先建立的系数表和加减关系表中查表,对层映射后的数据先进行系数乘法运算,再进行加减运算,从而代替了复数矩阵乘法运算。因此可以大大减少预编码环节中的复数矩阵乘法次数,并降低了编码处理的复杂度,提高了编码运算的速度。仿真实验结果表明,所提算法能够很好地实现系统功能。     

基于ROM的FPGA多通道PWM调速策略研究

针对目前机电一体化系统中PWM信号通道多和难同步的问题,提出一种基于ROM的FPGA多通道PWM发生器的设计方法。利用FPGA内部ROM资源,通过软件的方法根据需要产生多路PWM信号。多路PWM发生器通过采用同一时基,可实现PWM信号的严格同步和不同调制策略。采用的FPGA数据采集速度达到1 MB/s,独有的NiosII核软处理器可以实现DSP的功能,可以完成复杂的数据处理。设计方法在机械臂控制系统中进行了实际的应用,初步设计了硬件电路并利用quartus II和modelsim给出了仿真结果。实验结果表明设计方案能很好满足系统功能和性能要求,同时设计又具有开放性,可以在此基础上进行扩展。     

基于层次化重复单元的FPGA结构描述方法

针对具有多种逻辑块和互连线结构的现代主流现场可编程门阵列(FPGA),给出一种通用的FPGA结构描述方法.根据FPGA硬件版图由几类重复单元在水平和垂直方向复制拼接而成的特点,提出基于层次化重复单元的FPGA结构模型,在该模型的基础上,通过定义一套完整的语法来描述FPGA.实验结果表明,该方法能正确描述FPGA硬件信息,并配合FPGA软件系统正常工作,具有结构通用和描述文件小的优点.     

基于FPGA的DDR3协议解析逻辑设计

针对采用DDR3接口来设计的新一代闪存固态盘（SSD）需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列（FPGA）的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了接口协议解析逻辑的总体架构,采用FPGA实现并对其中的各个关键技术点,包括时钟、写平衡、延迟控制、接口同步控制等进行详细阐述;最后,通过modelsim仿真并进行板级验证,证明了该设计的正确性和可行性。在性能方面,通过单次读写、连续读写和混合读写三种模式下的数据读写测试,取得了最高77.81%的DDR3接口带宽利用率,在实际的SSD开发过程中能够有效提高系统的访问性能。     

二维椭圆硬件加速算法研究及其FPGA实现

针对现有的嵌入式二维图形加速系统中椭圆加速功能缺失或者不足的缺陷,提出了一种支持椭圆绘制和填充的功能齐全的椭圆硬件加速单元设计方案。采用自顶向下的设计方法,根据功能需求定义了椭圆加速单元的总体结构及功能模块划分,内部各功能单元采用流水线控制,将图形分解成水平线段输出;提出了适用于本设计的图形硬件实现算法,用Verilog HDL语言编写代码完成各模块的逻辑设计;通过仿真后在FPGA上综合实现。仿真及调试结果表明：提出的图形算法切实可行;设计的椭圆硬件加速单元能够正确快速地完成各种椭圆参数配置组合的椭圆绘制和填充功能,能够很好地满足二维图形加速系统的需求。     

基于NAND FLASH的多路并行存储系统中坏块策略的研究

大规模固态闪存系统可以引入多路并行技术来支持高速数据传输,但随着闪存存储容量增加也需要采取有效的坏块处理机制来解决严重的坏块访存问题.面向NAND FLASH多路并行固态存储系统,提出了一种高效坏块管理策略,采取并行存储坏块编码技术来节约坏块表存储空间,减少坏块处理功耗,同时采取坏块表重构处理技术有效解决了系统中的同位置坏块难题.针对四路并行的NAND FLASH存储系统,实验结果表明:该策略节约了25%的坏块表RAM存储空间,提高了约1.5倍的查询效率,降低了约30%的坏块处理功耗,并对并行存储数量具有良好的可扩展性.