基于数字平方算法的APSK信号位定时误差估计方法

APSK高阶调制用于卫星通信时,信号受收发系统的时钟频差影响严重,同步算法也较为复杂。介绍了APSK的信号模型,在此基础上,采用一种数字平方算法估计位定时的误差。仿真结果表明,该方法能较好地估计出APSK信号位定时误差,且算法不受载波频偏的影响。通过仿真得出了算法性能与运算数据长度的关系。     

OFDM系统中同步偏差的联合估计算法

研究基于IEEE 802.11a的正交频分复用(OFDM)系统,分析同步偏差对该系统的影响,提出一种联合估计算法。利用导频序列估计频域中OFDM系统的同步偏差,包括符号定时偏差、载波频率偏差和采样时钟频率偏差。仿真结果证明,该算法的误包率较低,能较好地应用于OFDM系统。     

高阶QAM定时同步的FPGA设计实现

在基于软件无线电数字接收机技术的研究中,定时同步是一项关键技术。文中设计的定时同步结构采用了基于Farrow结构的内插滤波器,同时以改进的Gardner定时误差计算方法提取采样相位误差,该方法对载波相位不敏感,可先独立于载波同步单独使用,适用于高阶QAM信号的定时同步。以128 QAM为例,对整个系统进行了仿真验证,并且在FPGA平台上实现了该算法,收到良好的效果,具有很好的通用性和可移植性。     

仿真系统中的时钟同步算法

研究当前仿真系统中的时钟同步问题和网络时间协议（NTP）。在NTP的基础上通过引入“主从服务器”模式、客户端时间推进和事件注册机制,实现一种适用于分布式仿真系统的、具有较高精度的软件时钟同步算法,给出同步系统的设计和实验方案。根据对实验数据的分析,验证该算法是一种简单有效的高精度时钟同步算法。     

基于mesh结构的FHOFDM同步和信道估计算法

针对海洋中无法设立传统基站对舰船通信进行辅助的问题,提出了mesh结构下的跳频正交频分复用系统.为了提高通信时的同步检测概率和系统误码性能,提出了快速有效的同步和信道估计算法.基于IEEE802.16d-2004标准,提出了改进的前导码结构.使用了GPS秒脉冲来修正的系统参考时钟,将时钟频率漂移由30 ppm降至0.01 ppm.给出了海面舰船移动通信时的频率时间双选择性衰落信道模型,并基于该模型提出了基于互相关函数和自相关函数联合判定的定时同步方法,通过峰值的判定可以将同步偏差控制在10个采样周期以内.使用了计算量较小的导频辅助线性插值信道估计算法,保证了接收节点能够快速的计算出有效的信道估计值.仿真结果表明所提出的定时同步和信道估计算法可以在60 km/h的移动速度下满足系统的定时同步和误码率要求.     

可调小数定时初值的同步实时时钟系统研究

设计了一款定时初值为小数可以调整的同步实时时钟系统。该系统通过采取定时初值为小数和合适算法,自动修改自身的定时初值以适应晶振频率的变化,能够实现精确定时。本文对该设计的基本原理和关键技术进行了阐述,并给出了可行的软硬件设计方法。     

基于CMMB系统的频率和采样时钟同步设计

本文结合中国移动多媒体广播(CMMB)信道帧结构、调制及其信道的特征,提出了适用于CMMB系统基带接收机的频率和采样时钟同步设计方案,通过理论分析和仿真结果表明该方案不仅具有较低的复杂度,而且能准确地完成频率偏差和采样时钟频偏的估计.     

基于两倍过采样的60 GHz系统并行定时同步

随着60 GHz毫米波无线通信技术的成熟,其在无线传感器网络领域占据的地位日益增高.60 GHz通信系统的符号传输速率高达Gbps量级,为了降低系统复杂度,需要尽量减少每个符号的采样点数.此外,由于待处理的符号速率过高,传统串行定时同步方案受工作时钟约束而无法采用.为此,提出一种基于两倍过采样率的FIFO控制式并行定时同步方案,解决了超高速并行定时同步设计时遇到的时钟频率调整问题.设计的并行定时同步方案具有结构简单、实现复杂度低、同步所需时间短和鲁棒性高等优点,对60 GHz毫米波系统全数字解调器的设计具有较强的应用价值.同时,通过Matlab Simulink仿真,验证了提出的并行定时同步方案的可行性.     

改进的Gardner插值误差捕获符号同步算法研究

数字通信系统中,同步是必不可少的环节。收发端采用不同的时钟信号,但需要步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。针对接收机存在本振时钟频率偏差(即符号偏差),导致解调端相位不同步,影响信号解调精度等,给出了一种改进的Gardner符号率同步方法。以经典的Gardner同步算法为基础,对插器、定时误差检测器、环路滤波器和数控振荡器进行了详细阐述,并进行了改进仿真。首先,对准基带采样信号进行插值操作,并求得插值误差;其次,对插值误差进行环路滤波(LPF)并用滤波后的信号控制数控振荡器(NCO)输出;最后,数控振荡器的输出不断更新插值点的位置,直至符号定时同步。以BPSK信号为仿真对象,仿真结果表明了改进后的符号同步算法具有更快的同步速度和更高的同步精度。     

WSN中虚拟时戳与父亲责任链时钟同步算法

通过对无线传感器网络时钟同步算法的研究,提出了适用于单跳网的虚拟时戳时钟同步算法与适用于多跳网的父亲责任链时钟同步算法。为确保整个时钟同步的健壮性与同步过程低的能量消耗,进而提出了携子寻父算法,当利用邻居表构造的层次链路树发生断链时,其以较小的代价快速恢复父亲责任链。实验结果显示其具有较高的精度,适合于大规模无线传感器网络的数据采集与监测等应用。     

一种1Hz～1GHz时钟产生电路

针对自动测试系统中对定时同步时钟的新需求,本文介绍了一种新型时钟产生电路。该电路根据不同频段采取不同的方法实现时钟信号发生,最后通过多路复用器选择时钟信号输出。这种电路产生的时钟信号频率覆盖1Hz~1GHz、频率分辨率达到μHz级,用于PXI/PXIe总线定时与同步时钟模块中,满足了自动测试系统定时与同步的需求。     

一种基于GPS的高速数据采集卡的实现

本文阐述了一种基于GPS同步时钟的高速数据采集系统的基本原理及硬件电路的具体构成。此卡采样速率为20MSPS，采样字长为8位，实践证明其性能指标符合高速数据采集的要求，适用于多种场合。     

导弹半实物仿真中定时及数据同步问题研究

定时的精确性和数据同步是半实物仿真的关键技术;采用RTX实时扩展系统下的高精度定时器实现精确定时,分析了时钟同步和数据通信中存在的主要问题并对其实现方法进行了研究,给出了数据同步的详细算法和流程图;仿真结果表明,该半实物仿真系统定时精确,仿真周期内没有出现数据错帧和丢帧现象,保证了系统数据通讯的同步,对导弹武器系统研制具有重要的应用价值。     

一种短波突发信号的联合定时同步结构

基于ML前馈定时算法和Gardner反馈定时算法,设计一种适用于短波突发信号的全数字联合定时同步结构。该联合定时同步结构既具有前馈算法收敛迅速的特点,也具有反馈算法稳态误差小、跟踪能力强的特点。不同信道环境下的仿真实验表明,该联合结构算法的收敛和跟踪性能优良。     

基于EPA协议的精确时钟同步方法

工业以太网中通讯链路的不对称性,使得IEEE1588协议中的从时钟偏差计算方法并不适用.本文在EPA(Ether-net for Plant Automation)协议中CSME(Communication Scheduling Management Entity)算法调度的基础上分析了IEEE1588时间同步协议,提出了一种从时钟同步于主时钟的加权修正算法,同时应用晶振频率补偿算法,使得满足了基于EPA协议的工业以太网系统中同步数据采集和控制的实时性要求.采用硬件描述语言(Verilog HDL)和现场可编程逻辑门阵列(FPGA)实现了这种硬件时钟同步方法.该方法解决了传统的基于片上系统(SOC)时钟同步方案中时间戳不稳定、同步精度低等问题.使用Xilinx Spartan3 XC3S1500的FPGA验证了主从时钟的一致性,160ns的标准偏差和50ns的时间偏差平均值的测试结果证明了本文中算法较之协议中原算法的优越性.该方法也为集成现有网卡芯片的系统提供了一种高性价比和高精度的时钟同步解决方案.     

无线传感器网络时间同步综述

无线传感器在网络应用时要求传感器节点保持时间同步,但传统的时间同步方法并不适用于无线传感器网络。为此,指出设计时间同步协议所面临的问题,对现有无线传感器网络时间同步算法进行总结,分析典型算法对时钟偏差和时钟漂移的处理,并给出进一步的研究方向。     

基于TDM/TDMA的PON系统上行信元同步实现

介绍一种PON上行信号元快速比特同步结构及其实现。基于相关算法,用多相时钟对输入信号前导码采样,采样值与存储序列相关,由相关结果选择最佳时钟相位,着重介绍时钟同步实现过程。     

CMMB系统同步算法FPGA实现及验证

为了提高CMMB系统广播信号接收同步精度,提出了一种使用CMMB信标进行载波和定时精确同步的算法。首先通过基于循环前缀的算法进行小数倍频偏估计和定时粗同步,再利用同步信号中伪随机序列的相关特性进行整数倍频偏估计和精确定时同步。仿真表明,在高斯白噪声下,CMMB系统同步算法的小数倍频偏性能与基于循环前缀的算法相当,但可以进行整数倍估计且定时精度高,在多径信道下,CMMB系统同步算法的估计精度优于基于循环前缀算法。实验结果验证了仿真的正确性。     

基于无线HART网络的时钟同步算法研究

无线HART是一种适用于过程自动化领域的TDMA无线通信网络,全网节点的时钟同步是通信安全、可靠、无冲突的前提。本文首先分析了无线HART通信协议以及IEEE STD 802.15.4标准,并在其基础上设计并实现适用于无线HART通信网络的时钟同步算法。     

怎样在AppleⅡ上设计一块具有实时时钟的数据采集板

本文介绍一块适用于AppleⅡ微型机的数据采集板的设计方法,它包含3路A/D和2路D/A,具有成本低、能用实时时钟控制采样率以及各通道可以同步采样等特点,特别适用于实时信号处理。文中还列出了用该电路板来采集数据的6502和Z80子程序。