一种用于低功耗锁相环的CMOS电荷泵结构

提出一种0.5μm CMOS工艺实现的基于传统结构改进的电荷泵。该结构采用威尔逊电流源提供偏置电流,引入共源共栅结构提高输出阻抗,以此来抑制电流失配。该电路具有结构简单、功耗小、速度快的特点。仿真结果表明,系统功耗小于1.5 mW,锁定时间为8μs,满足快速锁定、低功耗的要求。     

一种X 波段数控移相收发组件的实现方法

相控阵雷达由于其波束扫描的快速性和稳定性、波束控制的灵活性、易实现多波束探测和跟踪、易实现波束锐化 等优点,已广泛应用于地面雷达,也是弹载雷达的一个重要发展方向。作者研制的数控移相收发组件实现了将射频移相 转至中频移相实现,具有低成本、体积小、相位变化灵活的特点。     

一种铁氧体移相驱动器专用集成电路

介绍了ＳＡ０１８铁氧体移相驱动器专用集成电路的工作原理，电路设计和实验结果。该电路的内部电路设计有双路激励驱动器，放大器，积分器和双路高速比较器等功能单元。将铁氧体移相器的激励驱动器和相位控制器融于一体，大大减少了铁氧体移相器的外围设计。     

一种铁氧体移相驱动器的研制

介绍了一种铁氧体移相驱动器，对其工作原理、线路设计、版图设计及可靠性设计进行了简要描述。该铁氧体移相驱动器具有功能齐全、速度快、功耗低、输出电流大、输出高电平一致性好等特点。其内部电路设计有：双路功率驱动器（用以驱动整个铁氧体移相器）、双路比较器、锁存器和置位脉冲展宽器（检测铁氧体移相器的工作状况），以及过频保护电路。该电路可广泛应用于数字通讯和相控阵雷达天线系统。     

一种锁相环中高性能电荷泵电路

设计了一种新型电荷泵电路.该电荷泵电路采用可调节共源共栅结构增大输出阻抗,具有结构简单、速度快、充放电电流匹配性好、抑制了电荷注入等特点.采用0.18μmCMOS工艺模型以及Hspice仿真工具的仿真结果显示,输出电压在0.4~1.3V之间变化时,电荷泵的充放电电流处处相等.     

一种电荷泵锁相环频率合成器的设计

基于SMIC的0.25μm工艺设计了一种输出频率范围为0.32～1.6GHz的电荷泵锁相环频率合成器电路.该电路采用了一种快速鉴频鉴相器和含有双交叉耦合结构的环形振荡器,同时根据电荷泵泵电流匹配的原则改进了电荷泵电路.HSIM仿真显示,锁相环频率合成器的锁定时间为1.3μz,功耗为28mW,锁定范围为5～20MHz,最大周对周抖动仅为50ps(0.8GHz).     

用于电荷泵锁相环的无源滤波器的设计

探讨了应用于无线通信领域的锁相环中的环路滤波器的设计方法。采用基于锁相环交流频域特性分析的方法，设计了电荷泵锁相环中的无源低通滤波器。文章讨论了基本无源滤波器的设计方法，着重介绍了三阶无源低通滤波器的设计过程。给出了采用这种方法设计的滤波器和电荷泵锁相环的仿真结果。     

3 GHz低杂散锁相环中的低失配电荷泵

基于SMIC 40 nm CMOS工艺,提出了一种改进型电荷泵电路。在传统电荷泵锁相环中,电荷泵存在较大的电流失配,导致锁相环产生参考杂散,使锁相环输出噪声性能恶化。设计的电荷泵电路在电流源处引入反馈,降低了电流失配。仿真结果表明,在供电电压为1.1 V,电荷泵充放电电流为0.1 mA,输出电压在0.3~0.7 V范围变化时,电荷泵的电流失配率小于0.83 %,锁相环的输出参考杂散为-65.5 dBc。     

用于相控阵雷达移相单元的激励器的研制

介绍了一种用于相控阵雷达移相单元相位控制的磁通反馈式铁氧体移相器激励器，它对铁氧体磁芯中建立的磁通进行监视，并利用反馈技术获得精密的相位控制。它可以自动补偿激励器、移相器中任何部分的变化，把元件的老化、电源的波动及其他参数变化的影响减至最小。     

一种基于电荷泵锁相环的时钟调节电路设计

设计了一种基于电荷泵锁相环(PLL)的独特时钟调节电路,可调节时钟频率和延时,可纠正时钟偏斜,能够输出不同相位(0°,90°,180°,270°)锁定且低抖动的各种频率信号,锁相环可外部动态配置。该电路可应用于FPGA系统集成电路的时钟发生源电路中,能够提供非常灵活的时钟调节功能。仿真结果表明,该电路满足设计需求。     

锁相环中的充电泵电路的研究

针对消除传统电荷泵电路存在的MOS开关的电荷注入效应,时钟馈通效应,电荷泄露和充放电电流失配等产生的锁相环的相位偏差问题,设计了两种新型的电荷泵电路.这两种电路的设计和仿真采用了0.6 μm CMOS工艺,电源电压为5 V,功耗分别为0.65 mW和0.7 mW.仿真结果表明,两种新型电荷泵电路的转换速度得到了提高,输出电压近似于电源电压到地的全摆幅并具有稳定的充放电步长,可用于高速锁相环电路.     

基于电荷泵锁相环的有源环路滤波器的设计

环路滤波器是锁相环中的一个关键模块,对宽带高压VCO进行调谐时,常采用有源滤波器。在论述了电荷泵锁相环基本原理的基础上,对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析,推导出有源环路滤波器参数的设计方法。根据课题设计了三阶有源环路滤波器,用ADS工具对锁相环系统性能进行仿真,仿真结果与理论相吻合。实验结果表明,所设计的滤波器满足了课题的要求,验证了本方法的正确性。     

电荷泵锁相环的全数字DFT测试法

以电荷泵锁相环为对象,提出了针对电荷泵锁相环各个模块的不同测试方法,着重论述了如何在一个完整的测试方案中把不同的测试方法结合起来--即采用电荷泵锁相环的全数字可测试性设计(DFT)法.这种测试方法简单、成本较低,具有较高的开发价值.     

一种500MHz高性能锁相环的设计

随着专用集成芯片（ASIC）和系统芯片（SOC）的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片（ASIC）和系统芯片（SOC）的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明：该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700ns,在1．8V电源下的功耗小于18mW,噪声小于180mV。     

一种500MHz高性能锁相环的设计

在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构.它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片(ASIC)和系统芯片(SOC)的实现提供最基础且最重要的可应用时钟产生电路.模拟结果表明,该锁相环可稳定输出500MHz时钟信号,稳定时间小于700 ns,在1.8V电源下的功耗小于18mW,噪声小于180mV.     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

电荷泵锁相环环路滤波器参数设计与分析

从环路滤波器的基本概念出发,主要论述了电荷泵锁相环环路滤波器参数的设计方法(包括1阶,2阶,3阶环路滤波器),通过比较闭环的参数设计方法的不足,提出了一种新的开环环路滤波器参数的设计方法,并做出总结,最后利用Cadence公司Virtuoso系列主要对二阶无源低通滤波器进行仿真,验证了本方法的正确性,有一定的实用价值。     

一种基于CMOS工艺的电荷泵锁相环芯片的设计

实现一个电源电压为5 V时捕捉范围为41~110 MHz,为3 V时捕捉范围为25~58 MHz的电荷泵锁相环(CPPLL)。给出了系统设计组成各部分的门级或者晶体管级原理图与分析设计,重点在VCO部分的参数设计以及环路滤波器的参数设计。采用0.5μm标准CMOS工艺,Cadence Spectre软件仿真证明,该系统具有良好的线性特性和捕捉时域特性。     

基于数字锁相环的宽带频率源设计

介绍了数字锁相环路的基本原理,分析了集成锁相环芯片ADF4107的性能,采用其设计出一种具有多个频道的宽带频率合成器,它具有结构简单、稳定性好、精度高、易实现等特点。     

基于数字锁相环的新型频相检测方法研究

在经典DPLL(数字锁相环)的基础上,提出了一种在中频过采样背景条件下利用过采样值进行相位捕捉和跟踪的新型数字锁相环。该方法利用两级鉴频器实现频率锁定,同时利用高频过采样实现数字锁相,对相位误差一步调整到位而不需连续多次调整。最后讨论了波形失真和随机抖动的影响;利用相对阈值法使性能得到很大改善。该方法解决了锁定精度和锁定时间不能同时兼顾以及抗干扰能力差等若干问题。